(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-207417

(43)公開日 平成10年(1998)8月7日

(51) Int.Cl. ⁶		識別記号	FΙ		
G09G	3/28		G 0 9 G	3/28	E
HOAN	5/66	101	HOAN	5/66	101B

審査請求 未請求 請求項の数30 OL (全 34 頁)


(21)出願番号	特願平9 -12700	(71)出願人 000005223	
		富士通株式会社	
(22)出顧日	平成9年(1997)1月27日	神奈川県川崎市中原区上小田中4丁目1番	
		1号	
		(72)発明者 浅生 重晴	
		神奈川県川崎市中原区上小田中4丁目1番	
		1号 富士通株式会社内	
		(72)発明者 小泉 治男	
		神奈川県川崎市中原区上小田中4丁目1番	
		1 号 富士通株式会社内	
		(72) 発明者 金澤 義一	
		神奈川県川崎市中原区上小田中4丁目1番	
		1号 富士通株式会社内	
		(74)代理人 弁理士 井桁 貞一	

(54) 【発明の名称】 ブラズマディスプレイパネルの駆動方法、ブラズマディスプレイパネル及び表示装置

(57)【要約】 (修正有)

【課題】インターレース方式のPDPにおいてコントラ ストの低下を回避する。

【解決手段】リセット放電のタイミングをフィールド間 で異ならせ、表示に寄与していない放電セルではリセッ ト期間に放電を行わないようにする。偶数フィールドに 対するリセット期間では奇数フィールドに属する奇数番 目どうしおよび偶数番目どうしの維持電極と走査電極X 1-Y1, X3-Y3, ..., X2n-1-Y2n-10間の電位差を放電開始電圧未満とし、奇数フィールドに 対するリセット期間では逆に偶数フィールドに属する維 持電極と走査電極の間の電位差を放電開始電圧未満とす る。無効な放電を減らすことでコントラストの低下を回 避できる。



【特許請求の範囲】

【請求項1】 第1の基板上に複数の維持電極 X_i 及び 走査電極 Y_n を表示ラインごとに並行に配置すると共に、該第1の基板と対向する第2の基板上に、該維持電極 X_i 及び該走査電極 Y_n とは電気的に離間した複数の アドレス電極 A_j を該維持電極 X_i 及び該走査電極 Y_n と交差するように配置し、各交差領域にそれぞれ放電セルを形成したプラズマディスプレイパネルの駆動方法であって、

奇数番目の維持電極 X_{2i-1} と走査電極 Y_{2n-1} 間及び、偶数番目の維持電極 X_{2i} と走査電極 Y_{2n} 間にてそれぞれ表示を行う奇数フィールドと、奇数番目の維持電極 X_{2i-1} と偶数番目の走査電極 Y_{2n} 間及び、偶数番目の維持電極 X_{2i} と奇数番目の走査電極 Y_{2n-1} 間にてそれぞれ表示を行う偶数フィールドとを備え、各奇数フィールド及び偶数フィールドは、それぞれ、

複数の該放電セル間の電荷分布を均一にするために該維持電極 X_i , 該走査電極 Y_n , 該アドレス電極 A_j に所定の電圧を印加して複数の該放電セル内にてそれぞれリセット放電を実施するリセット期間と、

該走査電極 Y_n と該アドレス電極 A_j 間にて選択した放電セルにおいて書き込み放電を実施し、表示データに応じた選択的な書き込みを行うアドレス期間と、

該アドレス期間にて書き込みを行った該放電セルにおいて前記表示のための放電発光を行うために、該維持電極 X_i と該走査電極 Y_n 間に維持放電パルスを印加する維持放電期間とを有し、

前記奇数フィールドのリセット期間における奇数番目の該維持電極 X_{2i-1} と該偶数番目の走査電極 Y_{2n} 間及び、該偶数番目の維持電極 X_{2i} と該奇数番目の走査電極 Y_{2n-1} 間の電位差、前記偶数フィールドのリセット期間における奇数番目の該維持電極 X_{2i-1} と該走査電極 Y_{2n-1} 間及び、偶数番目の該維持電極 X_{2i} と該走査電極 Y_{2n} 間の電位差を、それぞれ電極間の放電開始電圧未満とすることを特徴とするプラズマディスプレイパネルの駆動方法。

【請求項2】 前記奇数フィールドにおける前記リセット放電は、前記奇数番目の維持電極 X_{2i-1} と前記走査電極 Y_{2n-1} 間及び、前記偶数番目の維持電極 X_{2i} と前記走査電極 Y_{2n} 間にて同一タイミングで行うものであり、前記偶数フィールドにおける前記リセット放電は、前記奇数番目の維持電極 X_{2i-1} と前記偶数番目の走査電極 Y_{2n} 間及び、前記偶数番目の維持電極 X_{2i} と前記奇数番目の走査電極 Y_{2n-1} 間にて同一タイミングで行うものであることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項3】 前記奇数フィールド及び偶数フィールド におけるリセット放電は、各維持電極 X_i 及び走査電極 Y_n に正極性又は負極性のパルスを印加するものであり、該維持電極 X_i 及び走査電極 Y_n に印加されるパル

スは、

前記奇数フィールドにおいては、前記奇数番目の維持電極 X_{2i-1} と前記走査電極 Y_{2n-1} とで互いに異なる極性となるように、前記偶数番目の維持電極 X_{2i} と前記走査電極 Y_{2n} とで互いに異なる極性となるように、かつ、前記奇数番目の維持電極 X_{2i-1} と前記偶数番目の走査電極 Y_{2n} とで同一極性となるように、前記偶数番目の維持電極 X_{2i} と前記奇数番目の走査電極 Y_{2n-1} とで同一極性となるように、前記偶数番目の極大電極 X_{2i} と前記奇数番目の走査電極 X_{2n-1} とで同一極性となるようにするものであって、

前記偶数フィールドにおいては、前記奇数番目の維持電極 X_{2i-1} と前記偶数番目の走査電極 Y_{2n} とで互いに異なる極性となるように、前記偶数番目の維持電極 X_{2i} と前記奇数番目の走査電極 Y_{2n-1} とで互いに異なる極性となるように、かつ、前記奇数番目の維持電極 X_{2i-1} と前記走査電極 Y_{2n-1} とで互いに同一極性となるように、前記偶数番目の維持電極 X_{2i} と前記走査電極 Y_{2n} とで同一極性となるようにするものであることを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。

【請求項4】 前記奇数フィールドにおける前記リセット放電は、前記奇数番目の維持電極X_{2i-1}と前記偶数番目の走査電極Y_{2n}とに正極性の第一のパルスを印加し、前記偶数番目の維持電極X_{2i}と前記奇数番目の走査電極Y_{2n-1}とに負極性の第二のパルスを印加するものであり、

前記偶数フィールドにおける前記リセット放電は、前記 奇数番目の維持電極 X_{2i-1} と前記走査電極 Y_{2n-1} とに正極性の第一のパルスを印加し、前記偶数番目の維持電極 X_{2i} と前記走査電極 Y_{2n} とに負極性の第二のパルスを印 加するものであることを特徴とする請求項3記載のプラ 30 ズマディスプレイパネルの駆動方法。

【請求項5】 前記奇数フィールドにおける前記リセット放電は、前記偶数番目の維持電極 X_{2i} と前記奇数番目の走査電極 Y_{2n-1} とに正極性の第一のパルスを印加し、前記奇数番目の維持電極 X_{2i-1} と前記偶数番目の走査電極 Y_{2n} とに負極性の第二のパルスを印加するものであり、

前記偶数フィールドにおける前記リセット放電は、前記偶数番目の維持電極 X_{2i} と前記走査電極 Y_{2n} とに正極性の第一のパルスを印加し、前記奇数番目の維持電極X 2i-1と前記走査電極 Y_{2n-1} とに負極性の第二のパルスを印加するものであることを特徴とする請求項3記載のプラズマディスプレイパネルの駆動方法。

【請求項6】 前記奇数フィールド及び偶数フィールド における前記リセット放電の際、前記アドレス電極 A j を接地電位とすることを特徴とする請求項 4 乃至 5 記載のプラズマディスプレイパネルの駆動方法。

【請求項7】 前記奇数フィールドにおける前記リセット放電は、前記奇数番目の維持電極X_{2i-1}と前記走査電極Y_{2n-1}間及び、前記偶数番目の維持電極X_{2i}と前記走査電極Y_{2n}間のうち、いずれか一方において前記維持電

極 X_i 及び前記走査電極 Y_n にそれぞれ互いに異なる極性の第一及び第二のパルスを印加すると共に、他方において前記維持電極 X_i 及び前記走査電極 Y_n のいずれかに電極間の放電開始電圧以上の正極性の第三のパルスを印加するものであり、

3

前記偶数フィールドにおける前記リセット放電は、前記 奇数番目の維持電極 X_{2i-1} と前記偶数番目の走査電極 Y_{2n} 間及び、前記偶数番目の維持電極 X_{2i} と前記奇数番目の走査電極 Y_{2n-1} 間のうち、いずれか一方において前記維持電極 X_i 及び前記走査電極 Y_n にそれぞれ互いに異なる極性の第一及び第二のパルスを印加すると共に、他方において前記維持電極 X_i 及び前記走査電極 Y_n のいずれかに電極間の放電開始電圧以上の正極性の第三のパルスを印加するものであることを特徴とする請求項2記載のプラズマディスプレイパネルの駆動方法。

【請求項8】 前記奇数フィールドにおける前記一方の電極間において、前記走査電極 Y_n には正極性の前記第一のパルスを印加し、前記維持電極 X_i には負極性の前記第二のパルスを印加すると共に、前記他方の電極間において、前記維持電極 X_i に正極性の前記第三のパルスを印加するものであり、

前記偶数フィールドにおける前記一方の電極間において、前記維持電極 X_i には正極性の前記第一のパルスを印加し、前記走査電極 Y_n には負極性の前記第二のパルスを印加すると共に、前記他方の電極間において、前記走査電極 Y_n に正極性の前記第三のパルスを印加するものであることを特徴とする請求項7記載のプラズマディスプレイパネルの駆動方法。

【請求項9】 前記奇数フィールドにおける前記他方の電極間において、前記走査電極 Y_n を接地電位とすると共に、前記偶数フィールドにおける前記他方の電極間において、前記維持電極 X_i を接地電位とすることを特徴とする請求項8記載のプラズマディスプレイパネルの駆動方法。

【請求項10】 前記奇数フィールドにおける前記一方の電極間において、前記維持電極 X_i には正極性の前記第一のパルスを印加し、前記走査電極 Y_n には負極性の前記第二のパルスを印加すると共に、前記他方の電極間において、前記走査電極 Y_n に正極性の前記第三のパルスを印加するものであり、

前記偶数フィールドにおける前記一方の電極間において、前記走査電極 Y_n には正極性の前記第一のパルスを印加し、前記維持電極 X_i には負極性の前記第二のパルスを印加すると共に、前記他方の電極間において、前記維持電極 X_i に正極性の前記第三のパルスを印加するものであることを特徴とする請求項7記載のプラズマディスプレイパネルの駆動方法。

【請求項11】 前記奇数フィールドにおける前記他方の電極間において、前記維持電極 X_i を接地電位とすると共に、前記偶数フィールドにおける前記他方の電極間

において、前記走査電極 Y_n を接地電位とすることを特徴とする請求項10記載のプラズマディスプレイパネルの駆動方法。

【請求項12】 前記奇数フィールド及び偶数フィールドにおける前記リセット放電の際、前記アドレス電極Ajを、前記一方の電極間の中間電位以上であり、かつ、前記他方の電極間の中間電位以下の電位とすることを特徴とする請求項8乃至11記載のプラズマディスプレイパネルの駆動方法。

【請求項13】 前記奇数フィールドにおける前記りセット放電は、前記奇数番目の維持電極 X_{2i-1} と前記走査電極 Y_{2n-1} 間及び、前記偶数番目の維持電極 X_{2i} と前記走査電極 Y_{2n} 間のうち、いずれか一方において前記維持電極 X_i 及び前記走査電極 Y_n にそれぞれ互いに異なる極性の第一及び第二のパルスを印加すると共に、他方において前記維持電極 X_i 及び前記走査電極 Y_n のいずれかに放電極間の電開始電圧以上の負極性の第四のパルスを印加するものであり、

前記偶数フィールドにおける前記リセット放電は、前記 20 奇数番目の維持電極 X 2 i - 1 と前記偶数番目の走査電極 Y 2 n 間及び、前記偶数番目の維持電極 X 2 i と前記奇数番目の走査電極 Y 2 n - 1 間のうち、いずれか一方において前記維持電極 X i 及び前記走査電極 Y n にそれぞれ互いに異なる極性の第一及び第二のパルスを印加すると共に、他方において前記維持電極 X i 及び前記走査電極 Y n のいずれかに電極間の放電開始電圧以上の負極性の第四のパルスを印加するものであることを特徴とする請求項 2 記載のプラズマディスプレイパネルの駆動方法。

【請求項14】 前記奇数フィールドにおける前記一方 30 の電極間において、前記走査電極 Y_n には正極性の前記 第一のパルスを印加し、前記維持電極 X_i には負極性の前記第二のパルスを印加すると共に、前記他方の電極間 において、前記走査電極 Y_n に負極性の前記第四のパルスを印加するものであり、

前記偶数フィールドにおける前記一方の電極間において、前記維持電極 X_i には正極性の前記第一のパルスを印加し、前記走査電極 Y_n には負極性の前記第二のパルスを印加すると共に、前記他方の電極間において、前記維持電極 X_i に負極性の前記第四のパルスを印加するも40 のであることを特徴とする請求項13記載のプラズマディスプレイパネルの駆動方法。

【請求項15】 前記奇数フィールドにおける前記他方の電極間において、前記維持電極 X_i を接地電位とすると共に、前記偶数フィールドにおける前記他方の電極間において、前記走査電極 Y_n を接地電位とすることを特徴とする請求項14記載のプラズマディスプレイパネルの駆動方法。

【精求項16】 前記奇数フィールドにおける前記一方の電極間において、前記維持電極 X_i には正極性の前記50 第一のパルスを印加し、前記走査電極 Y_n には負極性の

前記第二のパルスを印加すると共に、前記他方の電極間において、前記維持電極 X_i に負極性の前記第四のパルスを印加するものであり、

前記偶数フィールドにおける前記一方の電極間において、前記走査電極 Y_n には正極性の前記第一のパルスを印加し、前記維持電極 X_i には負極性の前記第二のパルスを印加すると共に、前記他方の電極間において、前記走査電極 Y_n に負極性の前記第四のパルスを印加するものであることを特徴とする請求項13記載のプラズマディスプレイパネルの駆動方法。

【請求項17】 前記奇数フィールドにおける前記他方の電極間において、前記走査電極 Y_n を接地電位とすると共に、前記偶数フィールドにおける前記他方の電極間において、前記維持電極 X_i を接地電位とすることを特徴とする請求項16記載のプラズマディスプレイパネルの駆動方法。

【請求項18】 前記奇数フィールド及び偶数フィールドにおける前記リセット放電の際、前記アドレス電極Ajを、前記他方の電極間の中間電位以上であり、かつ、前記一方の電極間の中間電位以下の電位とすることを特徴とする請求項15又は17記載のプラズマディスプレイパネルの駆動方法。

【請求項19】 前記奇数フィールドにおける前記リセット放電は、前記奇数番目の維持電極 X_{2i-1} と前記走査電極 Y_{2n-1} 間及び、前記偶数番目の維持電極 X_{2i} と前記走査電極 Y_{2n} 間にて異なるタイミングで行うものであっ

前記偶数フィールドにおける前記リセット放電は、前記 奇数番目の維持電極 X_{2i-1} と前記偶数番目の走査電極 Y_{2n} 間及び、前記偶数番目の維持電極 X_{2i} と前記奇数番目の走査電極 Y_{2n-1} 間にて異なるタイミングで行うものであることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方法。

【請求項20】 前記奇数フィールド及び偶数フィールドにおける前記リセット期間は、それぞれ第一のリセット期間及び第二のリセット期間とを有し、

前記奇数フィールドにおいて、前記奇数番目の維持電極 X_{2i-1} と前記走査電極 Y_{2n-1} 間及び、前記偶数番目の維持電極 X_{2i} と前記走査電極 Y_{2n} 間のうち、一方でのリセット放電を該第一のリセット期間にで行った後、引き続く第二のリセット期間にで他方の電極間でのリセット放電を行い、

次いで、該一方の電極間による表示のための前記書き込み放電を順次行った後、該他方の電極間による表示のための前記書き込み放電を順次行い、

次いで、該一方及び他方の電極間による前記維持放電を 実施するものであり、

前記偶数フィールドにおいて、前記奇数番目の維持電極 X_{2i-1} と前記偶数番目の走査電極 Y_{2n} 間及び、前記偶数 番目の維持電極 X_{2i} と前記奇数番目の走査電極 Y_{2n-1} 間 のうち、一方でのリセット放電を該第一のリセット期間 にて行った後、引き続く第二のリセット期間にて他方の 電極間でのリセット放電を行い、

次いで、該一方の電極間による表示のための前記書き込み放電を順次行った後、該他方の電極間による表示のための前記書き込み放電を順次行い、

次いで、該一方及び他方の電極間による前記維持放電を 実施することを特徴とする請求項19記載のプラズマディスプレイパネルの駆動方法。

10 【請求項21】 前記奇数フィールドにおいて、前記第一のリセット期間に前記一方の電極間に電極間の放電開始電圧以上の正極性の第三のパルスを印加し、次いで前記第二のリセット期間に前記他方の電極間に電極間の放電開始電圧以上の正極性の第三のパルスを印加するものであり、

前記偶数フィールドにおいて、前記第一のリセット期間 に前記一方の電極間に電極間の放電開始電圧以上の正極 性の第三のパルスを印加し、次いで前記第二のリセット 期間に前記他方の電極間に電極間の放電開始電圧以上の 正極性の第三のパルスを印加するものであることを特徴 とする請求項20記載のプラズマディスプレイパネルの 駆動方法

【請求項22】 前記奇数フィールドにおいて、前記第一のリセット期間に前記一方の電極間の維持電極 X_i に前記第三のパルスを印加すると共に、前記他方の電極間の走査電極 Y_n に正極性の第一のパルスを印加し、次いで前記第二のリセット期間に該他方の電極間の維持電極 X_i に該第三のパルスを印加すると共に、該一方の電極間の維持電極 X_i に該第一のパルスを印加するものであ 30 り、

前記偶数フィールドにおいて、前記第一のリセット期間に前記一方の電極間の走査電極Ynに前記第三のパルスを印加すると共に、前記他方の電極間の維持電極Xiに正極性の第一のパルスを印加し、次いで前記第二のリセット期間に該他方の電極間の走査電極Ynに該第三のパルスを印加すると共に、該一方の電極間の走査電極Ynに該第一のパルスを印加することを特徴とする請求項21記載のプラズマディスプレイパネルの駆動方法。

【請求項23】 前記奇数フィールドにおいて、前記第 40 一のリセット期間に前記一方の電極間の走査電極Yn に 前記第三のパルスを印加すると共に、前記他方の電極間 の維持電極Xi に正極性の第一のパルスを印加し、次いで前記第二のリセット期間に該他方の電極間の走査電極 Yn に該第三のパルスを印加すると共に、該一方の電極間の走査電極Yn に該第一のパルスを印加するものであ り

前記偶数フィールドにおいて、前記第一のリセット期間 に前記一方の電極間の維持電極 X_i に前記第三のパルス を印加すると共に、前記他方の電極間の走査電極 Y_n に 50 正極性の第一のパルスを印加し、次いで前記第二のリセ ット期間に該他方の電極間の維持電極 X_i に該第三のパルスを印加すると共に、該一方の電極間の維持電極 X_i に該第一のパルスを印加することを特徴とする請求項 2 1 記載のプラズマディスプレイパネルの駆動方法。

【請求項24】 前記奇数フィールド及び偶数フィールドにおける前記リセット期間の間、前記アドレス電極Ajを、前記一方の電極間の中間電位と前記他方の電極間の中間電位との間の電位とすることを特徴とする請求項22乃至23記載のプラズマディスプレイパネルの駆動方法。

【請求項25】 前記奇数フィールド及び偶数フィールドにおける前記リセット期間は、それぞれ第一のリセット期間及び第二のリセット期間とを有し、

前記奇数フィールドにおいて、前記奇数番目の維持電極 X_{2i-1} と前記走査電極 Y_{2n-1} 間及び、前記偶数番目の維持電極 X_{2i} と前記走査電極 Y_{2n} 間のうち、一方でのリセット放電を該第一のリセット期間にて行った後、該一方の電極間による表示のための前記書き込み放電を順次行い

次いで、他方の電極間でのリセット放電を該第二のリセット期間にて行った後、該他方の電極間による表示のための前記書き込み放電を順次行い、

次いで、該一方及び他方の電極間による前記維持放電を 実施するものであり、

前記偶数フィールドにおいて、前記奇数番目の維持電極 X_{2i-1} と前記偶数番目の走査電極 Y_{2n} 間及び、前記偶数番目の維持電極 X_{2i} と前記奇数番目の走査電極 Y_{2n-1} 間のうち、一方でのリセット放電を該第一のリセット期間にて行った後、該一方の電極間による表示のための前記書き込み放電を順次行い、

次いで、他方の電極間でのリセット放電を該第二のリセット期間にて行った後、該他方の電極間による表示のための前記書き込み放電を順次行い、

次いで、該一方及び他方の電極間による前記維持放電を 実施することを特徴とする請求項19記載のプラズマディスプレイパネルの駆動方法。

【請求項26】 前記奇数フィールドにおいて、前記第一のリセット期間に前記一方の電極間に放電開始電圧以上の正極性の第三のパルスを印加すると共に、前記他方の電極間の前記維持電極X_i及び走査電極Y_nにそれぞれ正極性の第一のパルスを印加し、次いで前記第二のリセット期間に前記他方の電極間に放電開始電圧以上の正極性の第三のパルスを印加すると共に、前記一方の電極間の前記維持電極X_i及び走査電極Y_nにそれぞれ正極性の第一のパルスを印加するものであり、

前記偶数フィールドにおいて、前記第一のリセット期間 に前記一方の電極間に放電開始電圧以上の正極性の第三 のパルスを印加すると共に、前記他方の電極間の前記維 持電極X_i 及び走査電極Y_n にそれぞれ正極性の第一の パルスを印加し、次いで前記第二のリセット期間に前記 他方の電極間に放電開始電圧以上の正極性の第三のパルスを印加すると共に、前記一方の電極間の前記維持電極 X_i 及び走査電極 Y_n にそれぞれ正極性の第一のパルスを印加するものであることを特徴とする請求項 20 又は 25 記載のプラズマディスプレイパネルの駆動方法。

【請求項27】 前記奇数フィールドの前記第一のリセット期間において、前記一方の電極間の前記維持電極Xi及び走査電極Ynに互いに極性の異なる第一及び第二のパルスを印加し、前記第二のリセット期間において、

10 前記他方の電極間の前記維持電極 Xi 及び走査電極 Yn に互いに極性の異なる該第一及び第二のパルスを印加するものであり、

前記偶数フィールドの前記第一のリセット期間において、前記一方の電極間の前記維持電極Xi及び走査電極Ynに互いに極性の異なる第一及び第二のパルスを印加し、前記第二のリセット期間において、前記他方の電極間の前記維持電極Xi及び走査電極Ynに互いに極性の異なる該第一及び第二のパルスを印加することを特徴とする請求項20又は25記載のプラズマディスプレイパ20ネルの駆動方法。

【請求項28】 前記奇数フィールド及び偶数フィールドは、前記リセット期間、アドレス期間、維持放電期間とをそれぞれ備えたサブフィールドを複数有し、

該奇数フィールドから該偶数フィールドへ、又は該偶数フィールドから該奇数フィールドへと移行した際の最初の該サプフィールドにおける該リセット期間は、全ての前記維持電極Xi及び走査電極Yn間の電位差を、それぞれ電極間の放電開始電圧以上とすることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動方30法。

【請求項29】 第1の基板上に複数の維持電極Xi及び走査電極Ynを表示ラインごとに並行に配置すると共に、該第1の基板と対向する第2の基板上に、該維持電極Xi及び該走査電極Ynと立てを表するように配置し、各交差領域にそれぞれ放電セルを形成したプラズマディスプレイパネルであって、

奇数番目の維持電極 X_{2i-1} と走査電極 Y_{2n-1} 間及び、偶数番目の維持電極 X_{2i} と走査電極 Y_{2n} 間にてそれぞれ表 40 示を行う奇数フィールドと、奇数番目の維持電極 X_{2i-1} と偶数番目の走査電極 Y_{2n} 間及び、偶数番目の維持電極 X_{2i} と奇数番目の走査電極 Y_{2n-1} 間にてそれぞれ表示を 行う偶数フィールドとを備え、各奇数フィールド及び偶数フィールドは、それぞれ、

複数の該放電セル間の電荷分布を均一にするために該維持電極 X_i , 該走査電極 Y_n , 該アドレス電極 A_j に所定の電圧を印加して複数の該放電セル内にてそれぞれリセット放電を実施するリセット期間と、

該走査電極 Y_n と該アドレス電極 A_j 間にて選択した放電セルにおいて書き込み放電を実施し、表示データに応

じた選択的な書き込みを行うアドレス期間と、

該アドレス期間にて書き込みを行った該放電セルにおいて前記表示のための放電発光を行うために、該維持電極 X_i と該走査電極 Y_n 間に維持放電パルスを印加する維持放電期間とを有し、

前記奇数フィールドのリセット期間における該奇数番目の維持電極 X_{2i-1} と該偶数番目の走査電極 Y_{2n} 間及び、該偶数番目の維持電極 X_{2i} と該奇数番目の走査電極 Y_{2n-1} 間の電位差、前記偶数フィールドのリセット期間における該奇数番目の維持電極 X_{2i-1} と該走査電極 Y_{2n-1} 間及び、偶数番目の該維持電極 X_{2i} と該走査電極 Y_{2n} 間の電位差が、それぞれ放電開始電圧未満に設定されてなることを特徴とするプラズマディスプレイパネル。

【請求項30】 第1の基板上に複数の維持電極 X_i 及び走査電極 Y_n を表示ラインごとに並行に配置すると共に、該第1の基板と対向する第2の基板上に、該維持電極 X_i 及び該走査電極 Y_n とは電気的に離間した複数のアドレス電極 A_j を該維持電極 X_i 及び該走査電極 Y_n と交差するように配置し、各交差領域にそれぞれ放電セルを形成したプラズマディスプレイパネルと、

該維持電極 X_i 、該走査電極 Y_n 、及び該アドレス電極 A_i をそれぞれ駆動するための駆動回路とを有し、

奇数番目の維持電極 X_{2i-1} と走査電極 Y_{2n-1} 間及び、偶数番目の維持電極 X_{2i} と走査電極 Y_{2n} 間にてそれぞれ表示を行う奇数フィールドと、奇数番目の維持電極 X_{2i-1} と偶数番目の走査電極 Y_{2n} 間及び、偶数番目の維持電極 X_{2i} と奇数番目の走査電極 Y_{2n-1} 間にてそれぞれ表示を行う偶数フィールドとを備え、各奇数フィールド及び偶数フィールドは、それぞれ、

複数の該放電セル間の電荷分布を均一にするために該維持電極 X_i , 該走査電極 Y_n , 該アドレス電極 A_j に所定の電圧を印加して複数の該放電セル内にてそれぞれリセット放電を実施するリセット期間と、

該走査電極 Y_n と該アドレス電極 A_j 間にて選択した放電セルにおいて書き込み放電を実施し、表示データに応じた選択的な書き込みを行うアドレス期間と、

該アドレス期間にて書き込みを行った該放電セルにおいて前記表示のための放電発光を行うために、該維持電極 X_i と該走査電極 Y_n 間に維持放電パルスを印加する維持放電期間とを含む表示装置において、

前記奇数フィールドのリセット期間における該奇数番目の維持電極 X_{2i-1} と該偶数番目の走査電極 Y_{2n} 間及び、該偶数番目の維持電極 X_{2i} と該奇数番目の走査電極 Y_{2n-1} 間の電位差、前記偶数フィールドのリセット期間における該奇数番目の維持電極 X_{2i-1} と該走査電極 Y_{2n-1} 間及び、偶数番目の該維持電極 X_{2i} と該走査電極 Y_{2n} 間の電位差が、それぞれ放電開始電圧未満に設定されてなることを特徴とする表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本願発明は、メモリ機能を有する表示素子である放電セルの集合によって構成された表示パネルの駆動方法に係わり、特に、プラズマディスプレイパネル(Pla-sma Display Panel:PDP) の駆動方法、その駆動方法を用いたプラズマディスプレイパネル、及び表示装置に関する。

【0002】AC (交流)型PDPは、一対の維持電極 に交互に電圧パルスを印加することで放電を持続し、発 光表示を行うものである。一回の放電自体は、電圧パル ス印加直後、1μsから数μsで終了する。しかしなが ら放電によって発生した正電荷であるイオンは、負の電 圧が印加されている電極上の絶縁層の表面に蓄積され る。また、同時に発生した負電荷である電子は、正の電 圧が印加されている電極上の絶縁層の表面に蓄積され る。これらの蓄積された正負の電荷は、壁電荷と呼ばれ 従って、高い電圧パルス(書き込みパルス)の印 加により放電を生じさせ、一旦上記壁電荷を生成すれ ば、それ以降は前回よりも低い電圧パルス(維持放電パ ルス)を蓄積した壁電荷に重畳するよう印加するだけ 20 で、放電電圧の閾値を越えて放電を開始する。つまり一 度書き込み放電を行い壁電荷を生成した放電セルは、そ の後維持放電パルスを交互に逆極性で印加するだけで、 放電を持続するという特徴がある。これをメモリ効果、 またはメモリ機能と呼んでいる。一般にAC型PDP は、このメモリ効果を利用して表示を行うものである。 【0003】図10~13に、本出願人により既に出願 がなされた(特願平8-194320号)インターレー ス方式のプラズマディスプレイパネル(PDP)及びそ の駆動方法を示す。図10は、インターレース方式のP DPを示す平面図である。平行に設けられた各走査電極 Y_n と各維持電極 X_i とはそれぞれ対をなし、1表示ラ インを構成する。一方各アドレス電極Ajは、走査電極 Y_n 及び維持電極 X_i と直交するよう配置され、各交差 領域にて放電セルを形成する。本図では、簡単のため、 走査電極 Y_n は $Y_1 \sim Y_4$ の4本、維持電極 X_i は X_1 ~X₅ の5本、アドレス電極A_j はA₁ ~A₅ の5本と しているが、実際には表示装置の解像度に応じて多数が 設けられる。放電セルは、障壁2(リブ、或いはバリア 等とも呼ばれる)によって、水平方向に隣接する放電セ 40 ルとの空間的な結合が断ち切られている。

【0004】各維特電極XiはX共通ドライバ3に接続されるが、維持電極Xiのうち奇数番目の電極がX共通ドライバA、偶数番目の電極がX共通ドライバBに接続される。図10ではX共通ドライバ3に代えて、符号31によりX共通ドライバAを、符号32によりX共通ドライバBを示している。X共通ドライバA、Bは、リセット放電のための全面書き込みパルスや維持放電パルス(Vs)等を維持電極Xiに供給する。一方各走査電極Ynは、それぞれYスキャンドライバ4に接続されて個50別に駆動される。更にYスキャンドライバ4はY共通ド

ライバ5に接続されるが、走査電極 Y_n のうち奇数番目の電極 Y_{2n-1} がY共通ドライバA、偶数番目の電極 Y_{2n} がY共通ドライバBに対応するように接続される。図10ではY共通ドライバ5に代えて、符号51によりY共通ドライバAを、符号52によりY共通ドライバBを示している。そして入力信号に応じて書き込み放電を行う際には、各走査電極 Y_n へ印加するスキャンパルス(N0 をN1 をN2 をN3 から個別に供給し、上記書き込み放電に基づいた表示のための維持放電を行う際には、各走査電極N3 からN3 をN4 がらN5 をN4 がらN5 をN5 に供給する。なおアドレス電極 N5 は、それぞれ図示しないアドレスドライバに接続されて、個別に駆動される。

【0005】この出願済のインターレース方式による駆動方法の特徴は、走査電極 Y_n の両側に存在するスリット(電極間隙)を共に利用して放電を行う点である。すなわち従来の一般的な3電極・面放電型のPDPでは、放電を行うスリットが Y_1-X_1 間, Y_2-X_2 間などと初めから特定されていた。このためN本の表示ライン 20を得るためには、走査電極 Y_n ,維持電極 X_1 合わせて $N\times 2$ 本の電極数が必要であり、高解像度パネルの実現への障害となっていた。一方このインターレース方式では、X共通ドライバをA,Bの2 系統に分けたことで、走査信号を供給する走査電極 Y_n の両側に隣接する維持電極 X_1 及び X_{1+1} に対してそれぞれ異なる信号を供給することが可能となった。

【0006】映像信号に応じた書き込み放電を行う際には、走査信号に同期してアドレス電極に供給されたアドレス信号により走査電極 Y_n とアドレス電極 A_j 間で発生させた放電をトリガとして、走査電極 Y_n に隣接する維持電極 X_i との間でも放電を生じさせることで書き込みが行われる。インターレース方式では、走査電極 Y_n に隣接する2本の維持電極 X_i 及び X_{i+1} のうちの何方との間で放電を生じさせるかを選択することができる。すなわち本方式では、全スリットを放電に使用することが可能であり、N本の表示ラインを得るためには走査電極 Y_n ,維持電極 X_i 合わせてN+1本の電極があればよいのである。言い換えれば、従来と同じ電極数で約倍の表示ラインを得ることができる。

【0007】図11は、上記インターレース方式のPD となっており、その期間の見 Pを示す断面図である。放電空間13は、対向する2枚 放電が行われる。これらのも が電が行われる。これらのも が電が行われる。これらのも が電が行われる。これらのも することにより、8 階調表示 平行に設けられており、これらの電極は、それぞれ透明 電極15とバス電極16とによって構成されている。透 明電極15とバス電極16とによって構成されている。透明電極15は ITO(Indium Tin Oxide)などから形成さ だ、256 階調表示を実現す テイン期間の比は、必ずしも れ、図示しない蛍光体からの反射光が透過できるように はなく、維持放電回数を同数なっている。一方バス電極16は、一般的な配線用の金 数設定したり、実際の表示を 属に対して比較的抵抗の大きな透明電極15による電圧 50 回数を設定することもある。

ドロップを防ぐために、透明電極 1 5 に積層するように 設けられている。このバス電極 1 6 は不透明であるた め、表示領域を狭めることのないよう細幅にて形成する 必要がある。これらの電極は、誘電体層 1 7 にて覆われ ている。

【0008】一方前面ガラス基板 14 と対向するよう配置される背面ガラス基板 11 には、アドレス電極 A j が、走査電極 Y_n 及び維持電極 X_i と直交するように設けられている。アドレス電極 A_j も、走査電極 Y_n 及 び維持電極 X_i と同様に、誘電体 B 1 2 にて覆われている。そしてアドレス電極を覆う形で、赤,緑,青の発光特性を持つ図示しない蛍光体が形成される。

【0009】一般的なPDPでは放電を行うスリットが特定されているため、それに応じてバス電極16は透明電極15の端に設けられることが多い。一方インターレース方式のPDPでは、放電を行うスリットが特定されていないため、バス電極16は透明電極15の略中央に配置される。またL1~L3は、各スリットを示している。同図ではスリットL1及びL3にて放電を行っているが、次のタイミングではスリットし2にて放電を行うことにより、選択的な全スリットでの放電を行う。

【0010】図12はインターレース方式のフレームの構成を示す図であり、このインターレース方式のPDPにおける画像表示の1フレームを示している。この構成は、前述の特願平8-194320号に開示したものであるが、表示データに応じて書き込み放電を行うアドレス期間(A)と、書き込んだデータに基づいて維持放電(表示)を行うサスティン期間(S)とを時間的に分離し、重み付けの異なる複数のサブフィールドを組み合わせて階調表示を行なう「ADSサブフィールド法(特願平5-310937)」を前提としたものである。なお実際には、アドレス期間の前に、イニシャライズとしてのリセット期間(R)が設けられる。

【0011】1フレームは奇数フィールドと偶数フィー ルドとに分割され、いずれのフィールドも前述のサブフ ィールドを複数 (ここでは例として第1~3サプフィー ルド) 有している。例えば奇数フィールドでは図10の スリットL1、L3を表示させ、偶数フィールドでは図 10のスリットL2を表示させる。各サブフィールドで 40 は、サスティン期間はそれぞれT1、2T1及び4T1 となっており、その期間の長さに略比例した回数の維持 放電が行われる。これらのサブフィールドを任意に選択 することにより、8階調表示を実現することができる。 同様にサブフィールド数を8とし、サステイン期間の比 を1:2:4:8:16:32:64:128とすれ ば、256階調表示を実現することができる。なおサス テイン期間の比は、必ずしも等比数列的に設定する必要 はなく、維持放電回数を同数としたサブフィールドを複 数設定したり、実際の表示輝度に応じて調整された放電

[0012]

【従来の技術】図13は従来のインターレース駆動を示 す波形図である。前述のように1フレームは奇数フィー ルドと偶数フィールドとに二分割されており、各奇数、 偶数フィールドは更に複数のサプフィールドにより構成 されている。ただし本図では、奇数、偶数フィールドの うち1サプフィールドだけを示した。各サプフィールド はリセット期間, アドレス期間, サスティン期間とに分 離されており、リセット期間は直前のサブフィールド終 了時に残留した壁電荷をリセットするもの、アドレス期 間は表示データに応じた書き込み放電を行って任意の放 電セル内に壁電荷を蓄積するためのもの、サスティン期 間はアドレス期間にて壁電荷を蓄積した放電セルにおい て表示のための維持放電を行うものである。

13

【0013】まず奇数フィールドでの駆動について説明 する。リセット期間では、全面書き込みパルスVs+V wを全維持電極Xi に印加する。全走査電極は接地電位 に維持されているため、維持電極 X_i と走査電極 Y_n 間 の電位差Vs+Vwは電極間の放電開始電圧を越えて、 全電極間すなわち全スリットにてリセット放電が行われ る。このときアドレス電極Aiとの間で放電が生じない ように、アドレス電極AiにはパルスVawが印加され て維持電極Xi との間の電位差を引き下げるようにして いる。全スリットでの全面書き込み放電の結果、各電極 上にはそれぞれ極性の異なる過剰な壁電荷が蓄積され る。書き込みパルスの印加後に全電極を同電位(この場 合は接地電位)とすると、この壁電荷自身の電位差が放 電開始電圧を越えることで自己消去放電が生じ、電極上 の壁電荷は中和されて消去される。

【0014】アドレス期間は前半と後半とに更に分割さ れる。前半では例えば奇数番目の走査電極Y2n-1が順に 走査され、後半では偶数番目の走査電極が順に走査され る。まず前半では、走査電極Y2n-1に対して順次走査パ ルスーVyが印加される。この走査パルスーVyは、ア ドレス期間の間維持されるベースパルスーVscに重畳 するように印加されるものである。そしてこの走査パル スーVyに同期して、アドレス電極Ai に選択的にアド レスパルス(データ) Vaを印加することで、走査電極 Y_{2n-1} とアドレス電極 A_j 間にて書き込み放電が行われ X2i-1のみ前半期間の間電位をVxに維持しておくこと で、放電スリットを特定することができる。すなわちパ ルスVxを印加した維持電極X2i-1との間でのみ、書き 込み放電を種火とした放電が生じ、走査電極Y2n-1と維 持電極X2i-1とにより構成される放電セルに壁電荷が蓄 積されるのである。

【0015】次いでアドレス期間の後半では、残る偶数 番目の走査電極Y2nが順次走査され、それに同期してア ドレス電極Ai に選択的にアドレスパルスVaが印加さ れる。同時に偶数番目の維持電極X2iにのみパルスVx

が印加されることで、走査電極Y2nと維持電極X2iにて 選択的に放電が行われ、壁電荷が蓄積される。サスティ ン期間では、走査電極Ynと維持電極Xiとに交互に維 特放電パルスVsを印加することで、前記アドレス期間 にて壁電荷を蓄積した放電セルにおいて表示のための維 持放電が行われる。このとき奇数フィールドでは、奇数 番目の走査電極Y_{2n-1}と偶数番目の維持電極X_{2i}、及び 偶数番目の走査電極Y2nと奇数番目の維持電極X2i-1と が同位相となるようにしているため、これらのスリット では電位差が生じずに維持放電は行われない。従って奇 数フィールドでは、奇数番目の電極同士、及び偶数番目 の電極同志の間でのみ維持放電が行われるのである。

【0016】続く偶数フィールドでの駆動について説明 する。リセット期間は前述した奇数フィールドと同じ動 作が行われるため、同じように全スリットでのリセット 放電が行われ、次いで自己消去放電が行われる。一方ア ドレス期間では、その前半において同様に奇数番目の走 査電極Y2n-1が順に走査されるわけであるが、このとき 維持電極Xi のうちの偶数番目の維持電極X2iにおいて 電位がVxに維持される。この結果偶数フィールドで は、奇数番目の走査電極Y2n-1と偶数番目の維持電極X 2iとの間でのみ、書き込み放電を種火とした放電が生 じ、走査電極Y2n-1と維持電極X2iとにより構成される 放電セルに壁電荷が蓄積されるのである。

【0017】次いでアドレス期間の後半では、残る偶数 番目の走査電極Y2nが順次走査され、同時に奇数番目の 維持電極 X_{2i-1} にのみパルス V_x が印加されることで、 走査電極Y2nと維持電極X2i-1にて選択的に放電が行わ れ、壁電荷が蓄積される。続くサスティン期間では、奇 30 数番目の電極同士、及び偶数番目の電極同士が同位相と なるようにしているため、これらスリットでは電位差が 生じずに維持放電は行われない。従って偶数フィールド では、奇数番目の電極と偶数番目の電極との間でのみ維 持放電が行われるのである。

[0018]

【発明が解決しようとする課題】しかしながら上述の駆 動方法には、リセット放電によるコントラストの低下と いう問題点が存在していた。一般的にPDPの課題の一 つは、CRTなどに比べてコントラストが低いことだと る。このとき維持電極 X_i のうち、奇数番目の維持電極 40 言われている。コントラストを低くしている原因の一つ は、リセット放電による無効発光にあった。すなわちP DPにおいて画像表示に直接寄与しているのは維持放電 による発光であるが、一方で他の期間における放電も発 光をもたらすため、直接画像表示に寄与しないリセット 放電時による無効発光が非表示時の黒レベルを引き下げ てしまうことが指摘されている。

> 【0019】インターレース方式を採用した場合、この コントラストが更に低下してしまう傾向があることが本 発明者らの実験によって確認された。この原因は、リセ ット期間における全スリットでの放電にあった。すなわ

15

ち奇数フィールドにおいては、実際に維持放電を行うの は奇数番目の電極間及び偶数番目の電極間のスリットで あるわけだが、リセット放電は他方のスリットにおいて も行われてしまう。また偶数フィールドにおいても、実 際に維持放電を行うのは奇数番目の電極と偶数番目の電 極間のスリットであるわけだが、リセット放電は他方の スリットにおいても行われてしまう。従ってインターレ ース方式では、1スリットにつき奇数フィールドと偶数 フィールドとで計2回のリセット放電が行われてしまっ た。インターレース方式ではないPDPの場合、1サブ フィールドにおいて1ラインにつき1回のリセット放電 であったから、単純に計算してもリセット放電の回数は 倍加したことになる。これは高解像度パネルを目的とし たインターレース方式としては、大きな問題であった。 【0020】本発明は、インターレース方式のプラズマ ディスプレイパネルにおいて、コントラストの低下を回 避する方法、その方法を採用したプラズマディスプレイ

パネル、及び表示装置を提供することを目的とする。

[0021]

【課題を解決するための手段】請求項1による発明で は、第1の基板上に複数の維持電極Xi 及び走査電極Y n を表示ラインごとに並行に配置すると共に、該第1の 基板と対向する第2の基板上に、該維持電極Xi 及び該 走査電極Y_n とは電気的に離間した複数のアドレス電極 Aj を該維持電極Xi 及び該走査電極Yn と交差するよ うに配置し、各交差領域にそれぞれ放電セルを形成した プラズマディスプレイパネルの駆動方法であって、奇数 番目の維持電極 X_{2i-1}と走査電極 Y_{2n-1}間及び、偶数番 目の維持電極 X_{2i} と走査電極 Y_{2n} 間にてそれぞれ表示を 行う奇数フィールドと、奇数番目の維持電極X2i-1と偶 数番目の走査電極Y2n間及び、偶数番目の維持電極X2i と奇数番目の走査電極 Y 2n-1間にてそれぞれ表示を行う 偶数フィールドとを備え、各奇数フィールド及び偶数フ ィールドは、それぞれ、複数の該放電セル間の電荷分布 を均一にするために該維持電極 X_i , 該走査電極 Y_n , 該アドレス電極Aiに所定の電圧を印加して複数の該放 電セル内にてそれぞれリセット放電を実施するリセット 期間と、該走査電極Ynと該アドレス電極Ai間にて選 択した放電セルにおいて書き込み放電を実施し、表示デ ータに応じた選択的な書き込みを行うアドレス期間と、 該アドレス期間にて書き込みを行った該放電セルにおい て前記表示のための放電発光を行うために、該維持電極 Xi と該走査電極Yn 間に維持放電パルスを印加する維 持放電期間とを有し、前記奇数フィールドのリセット期 間における奇数番目の該維持電極 X_{2i-1}と該偶数番目の 走査電極Y_{2n}間及び、該偶数番目の維持電極X_{2i}と該奇 数番目の走査電極Y2n-1間の電位差、前記偶数フィール ドのリセット期間における奇数番目の該維持電極X2i-1 と該走査電極Y2n-1間及び、偶数番目の該維持電極X2i と該走査電極Y2n間の電位差を、それぞれ電極間の放電 50

開始電圧未満となるようにする。

【0022】請求項1に係わる本発明では、奇数及び偶数フィールドの各リセット期間において、表示に寄与しない、すなわち維持放電を行なわないスリットに印加される電圧が、放電開始電圧未満となるようにしている。このためリセット放電は、表示に寄与するスリットのみで行なわれることになり、表示に寄与しないスリットではリセット放電は生じない。従って、表示に寄与しない無効放電を減らすことができ、コントラストの低下を回避することができる。

【0023】請求項2による発明では、請求項1の発明において、前配奇数フィールドにおける前記リセット放電を、前記奇数番目の維持電極 X_{2i-1} と前記走査電極 Y_{2n-1} 間及び、前記偶数番目の維持電極 X_{2i} と前記走査電極 Y_{2n} 間にて同一タイミングで行い、前記偶数 X_{2i-1} と前記偶数番目の走査電極 X_{2i-1} と前記偶数番目の走査電極 X_{2n-1} 間にて同一タイミングで行うようにする。

【0024】請求項3による発明では、請求項2の発明 20 において、前記奇数フィールド及び偶数フィールドにお けるリセット放電を、各維持電極Xi及び走査電極Yn に印加される正極性又は負極性のパルスにて実施し、該 維持電極Xi及び走査電極Ynに印加されるパルスは、 前記奇数フィールドにおいては、前記奇数番目の維持電 極 X_{2i-1} と前記走査電極 Y_{2n-1} とで互いに異なる極性と なるように、前記偶数番目の維持電極X2iと前記走査電 極Y2nとで互いに異なる極性となるように、かつ、前記 奇数番目の維持電極 X 2i-1 と前記偶数番目の走査電極 Y 2nとで同一極性となるように、前記偶数番目の維持電極 X2iと前記奇数番目の走査電極Y2n-1とで同一極性とな るようにし、前記偶数フィールドにおいては、前記奇数 番目の維持電極X2i-1と前記偶数番目の走査電極Y2nと で互いに異なる極性となるように、前記偶数番目の維持 電極X2iと前記奇数番目の走査電極Y2n-1とで互いに異 なる極性となるように、かつ、前記奇数番目の維持電極 X_{2i-1} と前記走査電極 Y_{2n-1} とで互いに同一極性となる ように、前記偶数番目の維持電極 X2iと前記走査電極 Y 2nとで同一極性となるようにする。

40 【0025】請求項4による発明では、請求項3の発明において、前記奇数フィールドにおける前記リセット放電の際、前記奇数番目の維持電極X2i-1と前記偶数番目の走査電極Y2nには正極性の第一のパルスを、前記偶数番目の維持電極X2iと前記奇数番目の走査電極Y2n-1には負極性の第二のパルスとを印加し、前記偶数フィールドにおける前記リセット放電の際、前記奇数番目の維持電極X2i-1と前記走査電極Y2n-1には正極性の第一のパルスを、前記偶数番目の維持電極X2iと前記走査電極Y2nには負極性の第二のパルスとを印加するようにする。

7 【0026】請求項5による発明では、請求項3の発明

にする。

40

において、前記奇数フィールドにおける前記リセット放電の際、前記偶数番目の維持電極 X_{2i} と前記奇数番目の走査電極 Y_{2n-1} には正極性の第一のパルスを、前記奇数番目の維持電極 X_{2i-1} と前記偶数番目の走査電極 Y_{2n} には負極性の第二のパルスとを印加し、前記偶数フィールドにおける前記リセット放電の際、前記偶数番目の維持電極 X_{2i} と前記走査電極 Y_{2n} には正極性の第一のパルスを、前記奇数番目の維持電極 X_{2i-1} と前記走査電極 Y_{2n-1} には負極性の第二のパルスとを印加するようにする。

17

【0027】請求項6による発明では、請求項4乃至5 の発明において、前記奇数フィールド及び偶数フィール ドにおける前記リセット放電の際、前記アドレス電極A j を接地電位とする。請求項7による発明では、請求項 2の発明において、前記奇数フィールドにおける前記リ セット放電を、前記奇数番目の維持電極X2i-1と前記走 査電極Y2n-1間及び、前記偶数番目の維持電極X2iと前 記走査電極 Y_{2n}間のうち、いずれか一方において前記維 持電極 X_i 及び前記走査電極 Y_n に印加されるそれぞれ 互いに異なる極性の第一及び第二のパルスと、他方にお いて前記維持電極X_i 及び前記走査電極Y_n のいずれか に印加される電極間の放電開始電圧以上の正極性の第三 のパルスとにより実施し、前記偶数フィールドにおける 前記リセット放電を、前記奇数番目の維持電極X2i-1と 前記偶数番目の走査電極Y2n間及び、前記偶数番目の維 持電極X2iと前記奇数番目の走査電極Y2n-1間のうち、 いずれか一方において前記維持電極Xi及び前記走査電 極Ynに印加されるそれぞれ互いに異なる極性の第一及 び第二のパルスと、他方において前記維持電極Xi及び 前記走査電極Yn のいずれかに印加される電極間の放電 開始電圧以上の正極性の第三のパルスとにより実施する ようにする。

【0028】請求項8による発明では、請求項7の発明において、前記奇数フィールドにおける前記一方の電極間の前記走査電極 Y_n には正極性の前記第一のパルスを、前記維持電極 X_i には負極性の前記第二のパルスを、前記他方の電極間の前記維持電極 X_i に正極性の前記第三のパルスを印加するようにし、前記偶数フィールドにおける前記一方の電極間の前記維持電極 X_i には正極性の前記第一のパルスを、前記走査電極 Y_n には負極性の前記第二のパルスを、前記他方の電極間の前記走査電極 Y_n に正極性の前記第三のパルスを印加するようにする。

【0029】請求項9による発明では、請求項8の発明において、前記奇数フィールドにおける前記他方の電極間の前記走査電極 Y_n を接地電位とし、前記偶数フィールドにおける前記他方の電極間の前記維持電極 X_i を接地電位とする。請求項10による発明では、請求項7の発明において、前記奇数フィールドにおける前記一方の電極間の前記維持電極 X_i には正極性の前記第一のパル

スを、前記走査電極Ynには負極性の前記第二のパルスを、前記他方の電極間の前記走査電極Ynには正極性の前記第三のパルスを印加し、前記偶数フィールドにおける前記一方の電極間の前記走査電極Ynには正極性の前記第一のパルスを、前記維持電極Xiには負極性の前記第二のパルスを、前記他方の電極間の前記維持電極Xiには正極性の前記第三のパルスを印加するようにする。【0030】請求項11による発明では、請求項10の発明において、前記奇数フィールドにおける前記他方の電極間の前記維持電極Xiを接地電位とし、前記偶数フィールドにおける前記他方の電極間の前記走査電極Ynを接地電位とする。請求項12による発明では、請求項8万至11の発明において、前記奇数フィールド及び偶数フィールドにおける前記リセット放電の際、前記アドレス電極Aiを、前記一方の電極間の中間電位以上、か

つ、前記他方の電極間の中間電位以下の電位となるよう

【0031】請求項13による発明では、請求項2の発 明において、前記奇数フィールドにおける前記リセット 放電を、前記奇数番目の維持電極 X 2i-1と前記走査電極 Y2n-1間及び、前記偶数番目の維持電極X2iと前記走査 電極Y2n間のうち、いずれか一方において前記維持電極 Xi及び前記走査電極Ynに印加されるそれぞれ互いに 異なる極性の第一及び第二のパルスと、他方において前 記維持電極 X_i 及び前記走査電極 Y_n のいずれかに印加 される電極間の放電開始電圧以上の負極性の第四のパル スとにより実施し、前記偶数フィールドにおける前記リ セット放電を、前記奇数番目の維持電極X2i-1と前記偶 数番目の走査電極Y2n間及び、前記偶数番目の維持電極 X_{2i}と前記奇数番目の走査電極Y_{2n-1}間のうち、いずれ か一方において前記維持電極X_i 及び前記走査電極Y_n に印加されるそれぞれ互いに異なる極性の第一及び第二 のパルスと、他方において前記維持電極Xi 及び前記走 査電極Y_n のいずれかに印加される電極間の放電開始電 圧以上の負極性の第四のパルスとにより実施するように

【0032】請求項14による発明では、請求項130 発明において、前記奇数フィールドにおける前記一方の電極間の前記走査電極 Y_n には正極性の前記第一のパルスを、前記維持電極 X_i には負極性の前記第二のパルスを、前記他方の電極間の前記走査電極 Y_n には負極性の前記第四のパルスを印加し、前記偶数フィールドにおける前記一方の電極間の前記維持電極 X_i には正極性の前記第一のパルスを、前記他方の電極間の前記維持電極 X_i には負極性の前記第四のパルスを印加するようにする。【0033】請求項15による発明では、請求項140 発明において、前記奇数フィールドにおける前記他方の電極間の前記維持電極 X_i を接地電位とし、前記偶数フィールドにおける前記他方の電極間の前記走査電極 Y_n

19

を接地電位とする。請求項16による発明では、請求項13の発明において、前記奇数フィールドにおける前記一方の電極間の前記維持電極 X_i には正極性の前記第一のパルスを、前記走査電極 Y_n には負極性の前記第二のパルスを、前記他方の電極間の前記維持電極 X_i には負極性の前記第四のパルスを印加し、前記偶数フィールドにおける前記一方の電極間の前記走査電極 Y_n には正極性の前記第一のパルスを、前記維持電極 X_i には負極性の前記第二のパルスを、前記他方の電極間の前記走査電極 Y_n に負極性の前記第四のパルスを印加するようにする。

【0034】請求項17による発明では、請求項160 発明において、前記奇数フィールドにおける前記他方の電極間の前記走査電極 Y_n を接地電位とし、前記偶数フィールドにおける前記他方の電極間の前記維持電極 X_i を接地電位とする。請求項18による発明では、請求項15又は17の発明において、前記奇数フィールド及び偶数フィールドにおける前記リセット放電の際、前記アドレス電極 A_j を、前記他方の電極間の中間電位以上、かつ、前記一方の電極間の中間電位以下の電位となるようにする。

【0036】請求項20による発明では、請求項19の 発明において、前記奇数フィールド及び偶数フィールド における前記リセット期間が、それぞれ第一のリセット 期間及び第二のリセット期間とを有するようにし、前記 奇数フィールドにおいて、前記奇数番目の維持電極X 2i-1と前記走査電極Y2n-1間及び、前記偶数番目の維持 電極X2iと前記走査電極Y2n間のうち、一方でのリセッ ト放電を該第一のリセット期間にて行った後、引き続く 第二のリセット期間にて他方の電極間でのリセット放電 を行い、次いで、該一方の電極間による表示のための前 記書き込み放電を順次行った後、該他方の電極間による 表示のための前記書き込み放電を順次行い、次いで、該 一方及び他方の電極間による前記維持放電を実施するよ うにし、前記偶数フィールドにおいて、前記奇数番目の 維持電極X_{2i-1}と前記偶数番目の走査電極Y_{2n}間及び、 前記偶数番目の維持電極 X2i と前記奇数番目の走査電極 Y_{2n-1}間のうち、一方でのリセット放電を該第一のリセ ット期間にて行った後、引き続く第二のリセット期間に て他方の電極間でのリセット放電を行い、次いで、該一 方の電極間による表示のための前記書き込み放電を順次 50

行った後、該他方の電極間による表示のための前記書き 込み放電を順次行い、次いで、該一方及び他方の電極間 による前記維持放電を実施するようにする。

【0037】請求項21による発明では、請求項19の発明において、前記奇数フィールドの前記第一のリセット期間に前記一方の電極間に電極間の放電開始電圧以上の正極性の第三のパルスを印加し、次いで前記第二のリセット期間に前記他方の電極間に電極間の放電開始電圧以上の正極性の第三のパルスを印加し、前記偶数フィールドの前記第一のリセット期間に前記一方の電極間に電極間の放電開始電圧以上の正極性の第三のパルスを印加し、次いで前記第二のリセット期間に前記他方の電極間に電極間の放電開始電圧以上の正極性の第三のパルスを印加するようにする。

【0038】請求項22による発明では、請求項210 発明において、前記奇数フィールドの前記第一のリセット期間の際、前記一方の電極間の維持電極 X_i には前記第三のパルスを、前記他方の電極間の走査電極 Y_n には正極性の第一のパルスを印加し、次いで前記第二のリセット期間の際、該他方の電極間の維持電極 X_i には該第一のパルスを印加し、前記偶数フィールドにおいて、前記第一のリセット期間の際、前記一方の電極間の走査電極 Y_n には前記第三のパルスを、前記他方の電極間の維持電極 X_i には正極性の第一のパルスを印加し、次いで前記第二のリセット期間の際、該他方の電極間の走査電極 Y_n には該第三のパルスを印加するようにする。

【0039】請求項23による発明では、請求項21の 発明において、前記奇数フィールドの前記第一のリセット期間の際、前記一方の電極間の走査電極Ynには前記第三のパルスを、前記他方の電極間の維持電極Xiには正極性の第一のパルスを印加し、次いで前記第二のリセット期間の際、該他方の電極間の走査電極Ynには該第一のパルスを印加し、前記偶数フィールドの前記第一のリセット期間の際、前記一方の電極間の維持電極Xiには前記第三のパルスを、前記他方の電極間の走査電極Ynには正極性の第一のパルスを印加し、次いで前記第二のリセット期間の際、該他方の電極間の維持電極Xiには該第三のパルスを、該一方の電極間の維持電極Xiには該第三のパルスを印加するようにする。

【0040】請求項24による発明では、請求項22乃至23の発明において、前記奇数フィールド及び偶数フィールドにおける前記リセット期間の間、前記アドレス電極Ajを、前記一方の電極間の中間電位と前記他方の電極間の中間電位との間の電位となるようにする。請求項25による発明では、請求項19の発明において、前記奇数フィールド及び偶数フィールドにおける前記リセット期間が、それぞれ第一のリセット期間及び第二のリ

40

セット期間とを有するようにし、前記奇数フィールドに おいて、前記奇数番目の維持電極 X2i-1と前記走査電極 Y_{2n-1}間及び、前記偶数番目の維持電極X_{2i}と前記走査 電極Y2n間のうち、一方でのリセット放電を該第一のリ セット期間にて行った後、該一方の電極間による表示の ための前記書き込み放電を順次行い、次いで、他方の電 極間でのリセット放電を該第二のリセット期間にて行っ た後、該他方の電極間による表示のための前記書き込み 放電を順次行い、次いで、該一方及び他方の電極間によ る前記維持放電を実施するようにし、前記偶数フィール ドにおいて、前記奇数番目の維持電極X2i-1と前記偶数 番目の走査電極Y2n間及び、前記偶数番目の維持電極X 2iと前記奇数番目の走査電極Y2n-1間のうち、一方での リセット放電を該第一のリセット期間にて行った後、該 一方の電極間による表示のための前記書き込み放電を順 次行い、次いで、他方の電極間でのリセット放電を該第 二のリセット期間にて行った後、該他方の電極間による 表示のための前記書き込み放電を順次行い、次いで、該 一方及び他方の電極間による前記維持放電を実施するよ うにする。

【0041】請求項26による発明では、請求項20又 は25の発明において、前記奇数フィールドの前記第一 のリセット期間の際、前記一方の電極間には電極間の放 電開始電圧以上の正極性の第三のパルスを、前記他方の 電極間の前記維持電極 Xi 及び走査電極 Yn にはそれぞ れ正極性の第一のパルスを印加し、次いで前記第二のリ セット期間の際、前記他方の電極間には電極間の放電開 始電圧以上の正極性の第三のパルスを、前記一方の電極 間の前記維持電極Xi及び走査電極Ynにはそれぞれ正 極性の第一のパルスを印加し、前記偶数フィールドの前 記第一のリセット期間の際、前記一方の電極間には電極 間の放電開始電圧以上の正極性の第三のパルスを、前記 他方の電極間の前記維持電極Xi及び走査電極Ynには それぞれ正極性の第一のパルスを印加し、次いで前記第 二のリセット期間の際、前記他方の電極間には電極間の 放電開始電圧以上の正極性の第三のパルスを、前記一方 の電極間の前記維持電極X_i 及び走査電極Y_n にはそれ ぞれ正極性の第一のパルスを印加するようにする。

【0042】請求項27による発明では、請求項20又 は25の発明において、前記奇数フィールドの前記第一 のリセット期間の際、前記一方の電極間の前記維持電極 X_i及び走査電極 Y_n には互いに極性の異なる第一及び 第二のパルスを印加し、前記第二のリセット期間の際、 前記他方の電極間の前記維持電極 Xi 及び走査電極 Yn に互いに極性の異なる該第一及び第二のパルスを印加 し、前記偶数フィールドの前記第一のリセット期間の 際、前記一方の電極間の前記維持電極Xi及び走査電極 Ynに互いに極性の異なる第一及び第二のパルスを印加 し、前記第二のリセット期間の際、前記他方の電極間の 前記維持電極Xi 及び走査電極Yn に互いに極性の異な る該第一及び第二のパルスを印加するようにする。

【0043】請求項28による発明では、請求項1の発 明において、前記奇数フィールド及び偶数フィールド が、前記リセット期間、アドレス期間、維持放電期間と をそれぞれ備えたサブフィールドを複数有するように し、該奇数フィールドから該偶数フィールドへ、又は該 偶数フィールドから該奇数フィールドへと移行した際の 最初のサブフィールドにおけるリセット期間は、全ての 前記維持電極Xi 及び走査電極Yn 間の電位差が、それ ぞれ電極間の放電開始電圧以上となるようにする。

【0044】請求項29による発明では、第1の基板上 に複数の維持電極Xi 及び走査電極Yn を表示ラインご とに並行に配置すると共に、該第1の基板と対向する第 2の基板上に、該維持電極Xi 及び該走査電極Yn とは 電気的に離間した複数のアドレス電極Ajを該維持電極 Xi 及び該走査電極 Yn と交差するように配置し、各交 差領域にそれぞれ放電セルを形成したプラズマディスプ レイパネルであって、奇数番目の維持電極X2i-1と走査 電極Y2n-1間及び、偶数番目の維持電極X2iと走査電極 20 Y_{2n}間にてそれぞれ表示を行う奇数フィールドと、奇数 番目の維持電極 X 2i-1と偶数番目の走査電極 Y 2n間及 び、偶数番目の維持電極X2iと奇数番目の走査電極Y 2n-1間にてそれぞれ表示を行う偶数フィールドとを備 え、各奇数フィールド及び偶数フィールドは、それぞ れ、複数の該放電セル間の電荷分布を均一にするために 該維持電極 Xi, 該走査電極 Yn, 該アドレス電極 Ai に所定の電圧を印加して複数の該放電セル内にてそれぞ れリセット放電を実施するリセット期間と、該走査電極 Ynと該アドレス電極Aj間にて選択した放電セルにお 30 いて書き込み放電を実施し、表示データに応じた選択的 な書き込みを行うアドレス期間と、該アドレス期間にて 書き込みを行った該放電セルにおいて前記表示のための 放電発光を行うために、該維持電極Xiと該走査電極Y n 間に維持放電パルスを印加する維持放電期間とを有 し、前記奇数フィールドのリセット期間における該奇数 番目の維持電極 X_{2i-1}と該偶数番目の走査電極 Y_{2n}間及 び、該偶数番目の維持電極X2iと該奇数番目の走査電極 Y_{2n-1}間の電位差、前記偶数フィールドのリセット期間 における該奇数番目の維持電極X2i-1と該走査電極Y 2n-1間及び、偶数番目の該維持電極 X2iと該走査電極 Y 2n間の電位差が、それぞれ電極間の放電開始電圧未満に 設定されるようにする。

【0045】請求項30による発明では、第1の基板上 に複数の維持電極Xi 及び走査電極Yn を表示ラインご とに並行に配置すると共に、該第1の基板と対向する第 2の基板上に、該維持電極Xi 及び該走査電極Yn とは 電気的に離間した複数のアドレス電極Aiを該維持電極 X_i 及び該走査電極Y_n と交差するように配置し、各交 差領域にそれぞれ放電セルを形成したプラズマディスプ レイパネルと、該維持電極Xi、該走査電極Yn、及び 該アドレス電極 Aj をそれぞれ駆動するための駆動回路 とを有し、奇数番目の維持電極X2i-1と走査電極Y2n-1 間及び、偶数番目の維持電極X2iと走査電極Y2n間にて それぞれ表示を行う奇数フィールドと、奇数番目の維持 電極X2i-1と偶数番目の走査電極Y2n間及び、偶数番目 の維持電極 X2i と奇数番目の走査電極 Y2n-1間にてそれ ぞれ表示を行う偶数フィールドとを備え、各奇数フィー ルド及び偶数フィールドは、それぞれ、複数の該放電セ ル間の電荷分布を均一にするために該維持電極Xi,該 走査電極Yn,該アドレス電極Ajに所定の電圧を印加 して複数の該放電セル内にてそれぞれリセット放電を実 施するリセット期間と、該走査電極Yn と該アドレス電 極 A_j 間にて選択した放電セルにおいて書き込み放電を 実施し、表示データに応じた選択的な書き込みを行うア ドレス期間と、該アドレス期間にて書き込みを行った該 放電セルにおいて前記表示のための放電発光を行うため に、該維持電極Xi と該走査電極Yn間に維持放電パル スを印加する維持放電期間とを含む表示装置において、 前記奇数フィールドのリセット期間における該奇数番目 の維持電極 X_{2i-1}と該偶数番目の走査電極 Y_{2n}間及び、 該偶数番目の維持電極 X2i と該奇数番目の走査電極 Y2n -1間の電位差、前記偶数フィールドのリセット期間にお ける該奇数番目の維持電極X_{2i-1}と該走査電極Y_{2n-1}間 及び、偶数番目の該維持電極X2iと該走査電極Y2n間の 電位差が、それぞれ放電開始電圧未満に設定されるよう にする。

23

[0046]

【発明の実施の形態】図1は本発明の第一の実施例を示す波形図であり、奇数フィールドと偶数フィールドとからなる1フレームの波形を示している。実際には図12に開示したように、奇数フィールド及び偶数フィールドはそれぞれサスティン期間の長さが異なる複数のサブフィールドを有しているが、ここでは簡単のために1サプフィールドのみを示した。

【0047】各サブフィールドは、図示のようにリセット期間、アドレス期間、サスティン期間とを有している。直前のサブフィールドが終了した際には、そのサブフィールドでの表示に応じた壁電荷が残存しているため、次のサブフィールド冒頭でのリセット期間によりリセット放電が行なわれる。この放電は維持電極Xiと該走査電極Yn間に、電極間の放電開始電圧を越える電圧を印加することにより生じさせる強放電であり、直前のサブフィールドでの放電状態に係わらず、各放電セルの電荷分布を均一にするものである。本発明では、リセット放電の際の各電極電位を、表示スリットでは放電開始電圧を越えるように、また非表示スリットでは放電開始電圧を越えるように、また非表示スリットでは放電開始電圧を越えるように設定するものである。

【0048】まず、本実施例における奇数フィールドの 駆動を説明する。奇数フィールドにおいては、奇数番目 の維持電極 X_1 , X_3 .., X_{2i-1} (i は自然数) に正

極性のパルスVsを印加すると共に、奇数番目の走査電 極Y₁ , Y₃ . . , Y_{2n-1} (nは自然数) に負極性のパ ルスーVwを印加する。またそれと同時に、偶数番目の 維持電極 X_2 , X_4 . . X_{2i} に負極性のパルスーVwを 印加すると共に、偶数番目の走査電極Y2 , Y4 . . Y 2nに正極性のパルスVsを印加する。これによって、奇 数フィールドにおける表示スリットである奇数番目の維 持電極一走査電極間 $X_1 - Y_1$, $X_3 - Y_3$..., X2i-1-Y2n-1と、偶数番目の維持電極-走査電極間X2 $-Y_2$, X_4 $-Y_4$. . , X_{2i} $-Y_{2n}$ の電位差は、V s +Vwとなる。このVs+Vwを電極間の放電開始電圧 以上とすることにより、各表示スリットではリセット放 電が実施される。一方奇数フィールドにおける非表示ス リットである奇数番目の走査電極-偶数番目の維持電極 間 $Y_1 - X_2$, $Y_3 - X_4$.., $Y_{2n-1} - X_{2i}$ と、偶数 番目の走査電極一奇数番目の維持電極間Y2 - X3, Y 4 - X₅ . . , Y_{2n}- X_{2i-1}の電位差は、共に零であ り、放電は生じない。従って本実施例では、表示スリッ トのみでのリセット放電が実施される。

70 【0049】なお、従来は全面書き込みパルスの印加と 共にアドレス電極にパルスVawを印加していたが、本 実施例では不要となる。これは各維持電極Xi及び走査 電極Ynに印加する電圧が従来よりも低下したため、ア ドレス電極との間で放電を生じる可能性が無くなったた めである。この放電により両電極上には互いに極性の異 なる壁電荷が過剰に蓄積する。このため両電極の電位を 等しく、具体的には接地電位とすることで、壁電荷自身 による自己消去放電が生じ、壁電荷は中和される。

【0050】続くアドレス期間では、入力データ(映像 30 データ)に応じた書き込み放電が行なわれる。ここでは 奇数電極の書き込みを先に行い、次いで偶数電極の書き 込みを行なう方法を採用した。すなわち奇数番目の走査 電極 Y_1 , Y_3 ..., Y_{2n-1} に順次スキャンパルスーV yを印加する。なお各走査電極Ynには、アドレス期間 の間ベースパルス-Vscが印加されており、スキャン パルスーVyはベースパルスーVscに重畳されること になる。アドレス電極Ajには、入力信号に応じて選択 的にデータパルスVaが印加され、スキャンパルスーV yを印加した走査電極Y2n-1との間で放電が行なわれ 40 る。この際奇数フィールドでは、奇数番目の維持電極X 1 , X_3 . . , X_{2i-1} にのみパルスV x を印加している ため、奇数番目の維持電極一走査電極間 X1 - Y1, X $3-Y_3$.., $X_{2i-1}-Y_{2n-1}$ でのみ書き込み放電が行 なわれることになり、両電極上に壁電荷が蓄積する。次 に偶数番目の走査電極Y2, Y4...Y2nに順次スキャ ンパルスーVyを印加する。同様にアドレス電極Ajに 選択的なデータパルスVaが印加されると共に、今度は 偶数番目の維持電極 X_2 , X_4 . . X_{2i} にのみパルスVxが印加されるため、偶数番目の維持電極ー走査電極間 50 X₂ - Y₂ , X₄ - Y₄ . . , X_{2i} - Y_{2n}でのみ書き込

25 み放電が行なわれることになり、両電極上に壁電荷が蓄 積する。

【0051】続くサスティン期間では、表示スリットを 構成する維持電極Xi と走査電極Yn とに、交互に維持 放電パルスVsを印加することで、書き込み放電が行な われた放電セルにおいて維持放電が実施される。この 際、非表示スリットを構成する維持電極Xiー走査電極 Yn間で放電が生じないように、非表示スリットを構成 する維持電極X_i と走査電極Y_n には同位相の電圧パル スが印加される。すなわち奇数フィールドでは、表示ス リットを構成する、奇数番目の維持電極ー走査電極間X $_1$ -Y $_1$, $_3$ -Y $_3$. . , $_{2i-1}$ -Y $_{2n-1}$ 及び、偶数 番目の維持電極-走査電極間 X2 - Y2, X4-Y₄ . . , X_{2i} - Y_{2n}間には交互に維持放電パルスが印 加されるが、このパルスは非表示スリットを構成する奇 数番目の走査電極-偶数番目の維持電極間Y1-X2, Y3 - X4 . . , Y2n-1-X2i及び、偶数番目の走査電 極一奇数番目の維持電極間 Y2 - X3, Y4 - $X_5 \ldots$ $Y_{2n} - X_{2i-1}$ 間では同位相となる。

【0052】次に偶数フィールドでは、表示スリットが 奇数番目の走査電極-偶数番目の維持電極間Y1 - X_2 , Y_3 $-X_4$. . , $Y_{2n-1}-X_{2i}$ 及び、偶数番目の 走査電極-奇数番目の維持電極間 Y2 - X3 , Y4 - X 5 . . , Y_{2n}-X_{2i-1}間に変更される。各表示スリット への印加電圧は、奇数フィールドの際のそれと同一であ る。すなわち今度は、奇数番目の走査電極Y1,

 Y_3 . . , Y_{2n-1} に正極性のパルス V_s を印加すると共 に、偶数番目の維持電極X2, X4.., X2iに負極性 のパルスーVwを印加する。またそれと同時に、偶数番 目の走査電極 Y_2 , Y_4 . . Y_{2n} に負極性のパルスーVwを印加すると共に、奇数番目の維持電極X1,

 X_3 . . X_{2i-1} に正極性のパルス V_s を印加する。これ によって、偶数フィールドにおける表示スリットである 奇数番目の走査電極-偶数番目の維持電極間 Y1 -X₂ , Y₃ - X₄ . . , Y_{2n-1} - X_{2i}と、偶数番目の走 査電極-奇数番目の維持電極間Y2 - X3, Y4 -X5.., Y_{2n}-X_{2i-1}の電位差が、電極間の放電開示 電圧を越えるVs+Vwとなり、各表示スリットでリセ ット放電が実施される。一方偶数フィールドにおける非 表示スリットである奇数番目の維持電極ー走査電極間X 1 - Y₁ , X₃ - Y₃ . . , X_{2i-1} - Y_{2n-1}と、偶数番 目の維持電極ー走査電極間 X2 ー Y2 , X4 ー

 Y_4 .., $X_{2i}-Y_{2n}$ の電位差は、共に零であり、放電 は生じない。従って表示スリットのみでのリセット放電 が実施される。リセット放電終了後、奇数フィールドと 同様に自己消去放電が生じ、リセット放電にて形成され た壁電荷が中和される。

【0053】続くアドレス期間も、表示スリットが変更 された点を除いて奇数フィールドと同様に実施される。 すなわち奇数番目の走査電極 \mathbf{Y}_1 , \mathbf{Y}_3 . . , \mathbf{Y}_{2n-1} に 50 極間の放電開始電圧を越える \mathbf{V} s + \mathbf{V} \mathbf{w} の電圧を印加す

順次スキャンパルスーVyを印加すると共に、アドレス 電極 A_j に入力信号に応じた選データパルスV a を印加 する。この際偶数フィールドでは、偶数番目の維持電極 X_2 , X_4 . . , X_{2i} にのみパルスV x を印加している ため、奇数番目の走査電極一偶数番目の維持電極間Y1 $-X_2$, Y_3 $-X_4$. . , Y_{2n-1} $-X_{2i}$ でのみ書き込み 放電が行なわれることになり、両電極上に壁電荷が蓄積 する。次に偶数番目の走査電極Y2, Y4... Y2nに順 次スキャンパルスーVyを印加する。同様にアドレス電 10 極Aiに選択的なデータパルスVaが印加されると共 に、今度は奇数番目の維持電極 X₁ , X₃ . . X_{2i-1}に のみパルスVxが印加されるため、偶数番目の走査電極 - 奇数番目の維持電極間Y2 - X3, Y4 - X5... Y_{2n}-X_{2i-1}でのみ書き込み放電が行なわれることにな り、両電極上に壁電荷が蓄積する。

【0054】続くサスティン期間も奇数フィールドと同 様に、表示スリットを構成する維持電極Xiと走査電極 Ynとに交互に維持放電パルスVsを印加することで、 書き込み放電が行なわれた放電セルにおいて維持放電が 20 実施される。すなわち偶数フィールドでは、表示スリッ トを構成する、奇数番目の走査電極-偶数番目の維持電 極間 $Y_1 - X_2$, $Y_3 - X_4$.., $Y_{2n-1} - X_{2i}$ 及び、 偶数番目の走査電極-奇数番目の維持電極間 Y2 - X_3 , Y_4 $-X_5$. . , Y_{2n} $-X_{2i-1}$ 間には交互に維持 放電パルスが印加されるが、このパルスは非表示スリッ トを構成する奇数番目の走査電極-維持電極間 X1 - Y $_1$, X_3-Y_3 . . , $X_{2i-1}-Y_{2n-1}$ 及び、偶数番目の 走査電極一維持電極間 X_2 $-Y_2$, X_4 $-Y_4$. . , X2i-Y2nでは同位相となる。

【0055】また第一の実施例の変形例として、Vs及 びーVwを印加する電極を逆にすることも可能である。 すなわち奇数フィールドでは、奇数番目の維持電極 X_1 , X_3 . . , X_{2i-1} に負極性のパルスーVwを印加 すると共に、奇数番目の走査電極 Y1, Y3..., Y 2n-1に正極性のパルス V s を印加する。またそれと同時 に、偶数番目の維持電極X2, X4..X2iに正極性の パルスVsを印加すると共に、偶数番目の走査電極 Y₂ , Y₄ . . Y_{2n}に負極性のパルスーVwを印加する のである。偶数フィールドにおいても同様であり、奇数 40 番目の走査電極Y1, Y3..., Y2n-1に負極性のパル スーVwを印加すると共に、偶数番目の維持電極X2, X4 . . , X2iに正極性のパルスVsを印加する。また それと同時に、偶数番目の走査電極Y2, Y4...Y2n に正極性のパルスV s を印加すると共に、奇数番目の維 持電極 X_1 , X_3 . . X_{2i-1} に負極性のパルスーVwを 印加するのである。

【0056】図2は、本発明の第二の実施例を示す波形 図であり、各フィールドのリセット期間以外は第一の実 施例と同一である。本実施例では、従来技術と同様に電

るスリットと、第一の実施例と同様に正極性のパルスV s及び負極性のパルスーVwを印加するスリットとを交 互に設けるようにしたものである。

27

【0057】すなわち奇数フィールドでは、奇数番目の 走查電極一維持電極間 $X_1 - Y_1$, $X_3 - Y_3 \dots$, X $2i-1-Y_{2n-1}$ において、走査電極 Y_1 , Y_3 . . , Y2n-1を接地電圧にすると共に、維持電極 X₁, X₃... X2i-1にVs+Vwのパルスを印加し、偶数番目の走査 電極-維持電極間 X_2 - Y_2 , X_4 - Y_4 . . , X_{2i} -Y_{2n}において、維持電極X₂ , X₄ . . , X_{2i}に負極性 のパルスーVwを、走査電極Y2, Y4...Y2nに正極 性のパルスVsを印加するものである。この結果、非表 示スリットとなる奇数番目の走査電極-偶数番目の維持 電極間Y₁ - X₂, Y₃ - X₄ . . , Y_{2n-1} - X_{2i}及 び、偶数番目の走査電極一奇数番目の維持電極間Y2 - X_3 , Y_4 $-X_5$. . , Y_{2n} $-X_{2i-1}$ では、共に電位差 が電極間の放電開始電圧に達せず、リセット放電は生じ ない。なおこの際、Vs+Vwを印加した奇数番目の維 持電極 X₁ , X₃ . . X_{2i-1}とアドレス電極 A_j との間 で放電が生じないように、アドレス電極Ajには所定の パルスVawを印加しておくことが望ましい。パルスV awの大きさとしては、奇数番目の走査電極ー維持電極 間 $X_1 - Y_1$, $X_3 - Y_3$. . , $X_{2i-1} - Y_{2n-1}$ の中間 電位と、偶数番目の走査電極-維持電極間 X2 - Y2, X_4 $-Y_4$. . , $X_{2i}-Y_{2n}$ の中間電位との間の電位と しておくのが適当である。この実施例では、ドライバ回 路を簡略化するために、データパルスVaと同電位とし た。

【0058】一方偶数フィールドにおいても、表示スリットが変更されることを除いて奇数フィールドと同一であり、説明を省略する。また第二の実施例の変形例として、Vs+Vwを印加する電極を走査電極側とすることも可能である。すなわち奇数フィールドでは、奇数番目の走査電極-維持電極間 X_1-Y_1 , X_3-Y_3 .., $X_{2i-1}-Y_{2n-1}$ において、維持電極 X_1 , X_3 .. X_{2i-1} を接地電圧にすると共に、走査電極 Y_1 ,

 Y_3 . . , Y_{2n-1} に V_s+V_w のパルスを印加するのである。この場合、偶数番目の走査電極ー維持電極間 X_2-Y_2 , X_4-Y_4 . . , $X_{2i}-Y_{2n}$ においては、維持電極 X_2 , X_4 . . , X_{2i} に正極性のパルス V_s を、走査電極 Y_2 , Y_4 . . Y_{2n} に負極性のパルス $-V_w$ を印加すればよい。偶数フィールドにおいても同様である。

【0059】また、当然の事ながら、Vs+Vwのパルスを印加するスリットと、正極性のパルスVs及び負極性のパルス-Vwを印加するスリットとを逆にすることも可能である。図3は、本発明の第三の実施例を示す波形図であり、リセット期間を除いて第一、第二の実施例と同一である。

【0060】この実施例も第二の実施例と同様に、放電 あることは同様であるが、本実施例が前述の第一〜第三 開始電圧を越えるパルスを印加するスリットと、正極性 50 の実施例と大きく異なる点は、上記第一〜第三の実施例

のパルスVs及び負極性のパルス-Vwを印加するスリットとを交互に設けるようにしたものである。ただし本実施例では、放電開始電圧を越えるパルスとして、負極性の-Vyw(=-Vs-Vw)を印加するものである。

【0061】すなわち奇数フィールドでは、奇数番目の 走査電極-維持電極間 $X_1 - Y_1$, $X_3 - Y_3$. . , X2i-1-Y2n-1において、維持電極 X1, X3... X2i-1 に負極性のパルスーVwを、走査電極 Y_1 , Y_3 ... Y_{2n-1}に正極性のパルスV s を印加すると共に、偶数番 目の走査電極-維持電極間 X2 - Y2, X4 - Y_{4} .., $X_{2i}-Y_{2n}$ において、維持電極 X_{2} , X4...、X2jを接地電位にすると共に、走査電極 **Y₂ , Y₄ . . Y_{2n}に負極性のパルスーVywを印加す** るものである。この結果、非表示スリットとなる奇数番 目の走査電極-偶数番目の維持電極間Y1 - X2, Y3 - X4 . . , Y2n-1- X2i及び、偶数番目の走査電極-奇数番目の維持電極間 Y_2-X_3 , Y_4-X_5 . . , Y_{2n}ーX_{2i-1}では、共に電位差が放電開始電圧に達せず、 20 リセット放電は生じない。そしてこの場合も、-Vyw を印加した偶数番目の走査電極Y2, Y4...Y2nとア ドレス電極Aiとの間で放電が生じないように、アドレ ス電極A;に所定のパルスVawを印加しておくことが 望ましい。パルスVawの大きさとしては、やはり奇数 番目の走査電極ー維持電極間 X1 - Y1, X3 -Y₃ . . , X_{2i-1}-Y_{2n-1}の中間電位と、偶数番目の走 査電極-維持電極間 X_2 $-Y_2$, X_4 $-Y_4$. . , X_{2i} -Y2nの中間電位との間の電位としておくのが適当であ り、この場合負極性のパルスとなる。

30 【0062】一方偶数フィールドにおいても、表示スリットが変更されることを除いて奇数フィールドと同一であり、説明を省略する。また第三の実施例の変形例として、-Vywを印加する電極を維持電極側にすることも可能である。すなわち奇数フィールドでは、偶数番目の走査電極ー維持電極間 X_2-Y_2 , X_4-Y_4 .., $X_{2i}-Y_{2n}$ において、走査電極 Y_2 , Y_4 .. Y_{2i} を接地電圧にすると共に、維持電極 X_2 , X_4 .., X_{2n} につ Y_2 wのパルスを印加するのである。この場合、奇数番目の走査電極ー維持電極間 X_1-Y_1 , X_3

40 Y_3 . . , X_{2i-1} - Y_{2n-1} においては、維持電極 X_1 , X_3 . . , X_{2i-1} に正極性のパルス V_s を、走査電極 Y_1 , Y_3 . . Y_{2n-1} に負極性のパルス $-V_w$ を印加すればよい。偶数フィールドにおいても同様である。

【0063】また、当然の事ながら、-Vywのパルスを印加するスリットと、正極性のパルスVs及び負極性のパルス-Vwを印加するスリットとを逆にすることも可能である。図4は、本発明の第四の実施例を示す波形図である。リセット期間以外は今までの実施例と同一であることは同様であるが、本実施例が前述の第一〜第三の実施例と大きく異なる点は、上記第一〜第三の実施例

が、各表示スリットのリセット放電を同一タイミングで 同時に行なっていたのに対し、本実施例では異なるタイ ミングで行なっていることである。すなわち本実施例で は、リセット期間をいわば第一のリセット期間と第二の リセット期間とに分割し、隣接する表示スリットにおけ るリセット放電を上記異なるリセット期間で行なうよう にしているのである。

【0064】具体的には、まず奇数フィールドのリセッ ト期間において、前半に対応する第一のリセット期間で 奇数番目の走査電極-維持電極間 X₁ - Y₁ , X₃ - Y 3 . . , X_{2i-1}-Y_{2n-1}のリセット放電を実施し、後半 に対応する第二のリセット期間で偶数番目の走査電極ー 維持電極間 X_2-Y_2 , X_4-Y_4 .., $X_{2i}-Y_{2n}$ の リセット放電を実施する。本実施例では、奇数フィール ドの第一のリセット期間において、奇数番目の走査電極 Y₁ , Y₃ . . , Y_{2n-1}を接地電位にすると共に、奇数 番目の維持電極X1, X3.. X2i-1に電極間の放電開 始電圧を越えるパルスVs+Vwを印加する。一方偶数 番目の維持電極X2, X4.., X2iを接地電位にする と共に、偶数番目の走査電極Y2, Y4...Y2nには正 極性のパルスVsを印加する。この結果、奇数番目の走 查電極-維持電極間 $X_1 - Y_1$, $X_3 - Y_3$.., X $2i-1-Y_{2n-1}$ ではリセット放電が生じるが、その他の電 極間では全て電位差が放電開始電圧に満たないため、放 電は生じない。続く第二のリセット期間では、偶数番目 の走査電極Y2, Y4...Y2n電位を接地電位にすると 共に、偶数番目の維持電極X2, X4..., X2iへ電極 間の放電開始電圧を越えるパルスVs+Vwを印加する ことで、偶数番目の走査電極ー維持電極間 X2-Y2, $X_4 - Y_4$. . , $X_{2i} - Y_{2n}$ にリセット放電を生じさせ る。一方奇数番目の走査電極 Y_1 , Y_3 . . , Y_{2n-1} は 接地電位に維持したまま、奇数番目の維持電極X1,X 3 . . X_{2i-1}は、印加電位をVs+VwからVsへ降下 させる。

【0065】ここで第一のリセット期間と同じように考えれば、奇数番目の走査電極ー偶数番目の維持電極間 Y $_1-X_2$, $_{Y_3-X_4-...}$, $_{Y_{2n-1}-X_{2i}}$ にて放電が生じないように、奇数番目の走査電極 Y $_1$, $_{Y_3...}$, Y $_{2n-1}$ にパルス V $_{S_1}$ を印加するべきであるが、これを行なうと、第一のリセット期間におけるリセット放電によって生じた壁電荷に基づいて奇数番目の走査電極ー維持電極間 X $_1-Y_1$, $_{X_3-Y_3...}$, $_{X_{2i-1}-Y_{2n-1}}$ で維持放電が生じてしまう。このため奇数番目の走査電極 Y $_1$, $_{Y_3...}$, $_{Y_{2n-1}}$ は、接地電位に維持したままとしている。しかしながら奇数番目の走査電極 Y $_1$,

 Y_3 . . , Y_{2n-1} には、第一のリセット期間におけるリセット放電によって正の壁電荷が蓄積されており、奇数番目の走査電極-偶数番目の維持電極間 Y_1-X_2 , Y_3-X_4 . . , $Y_{2n-1}-X_{2i}$ の電位差を引き下げているため、放電は生じない。なお奇数番目の維持電極 X_1 ,

 X_3 . . X_{2i-1} にパルスVs を印加している理由は、接地電位まで降下させると、奇数番目の走査電極ー維持電極間 X_1 $-Y_1$, X_3 $-Y_3$. . , X_{2i-1} $-Y_{2n-1}$ で自己消去放電が生じてしまい、奇数番目の走査電極ー偶数番目の維持電極間 Y_1 $-X_2$, Y_3 $-X_4$. . , Y_{2n-1} $-X_{2i}$ の電位差を引き下げるべき壁電荷が中和されてしまうためである。本実施例における自己消去放電は、第二のリセット期間終了後に、全表示スリットで同時に生じることになる。

30

【0067】一方偶数フィールドにおいても、表示スリ ットが変更されることを除いて奇数フィールドと同一で あり、説明は省略する。次に第四の実施例の変形例とし て、第一のリセット期間においてパルスVs+Vwを印 加する電極を奇数番目の走査電極 Y1 , Y3 . . , Y 2n-1とすることも可能である。この場合奇数フィールド では、奇数番目の維持電極 X₁ , X₃ . . X_{2i-1}を接地 電位とすることになり、またパルスVsを印加する電極 は偶数番目の維持電極 X2 , X4 . . , X2iとなる。続 く第二のリセット期間では、パルスVs+Vwを偶数番 目の走査電極Y2, Y4...Y2nに印加する一方、奇数 番目の走査電極 Y_1 , Y_3 ..., Y_{2n-1} に印加していた パルス電位Vs+Vwを、Vsへ降下させる。偶数番目 の維持電極 X₂ , X₄ . . , X_{2i}及び奇数番目の維持電 極 X_1 , X_3 .. X_{2i-1} は接地電位となる。偶数フィー ルドにおいても表示スリットが変わることを除いて奇数 フィールドと同一である。

【0068】また奇数フィールドの第一のリセット期間において、パルスVs+Vwを偶数番目の走査電極一維持電極間 X_2-Y_2 , X_4-Y_4 .., $X_{2i}-Y_{2n}$ に印加し、パルスVsを奇数番目の走査電極一維持電極間 X_2 0、 X_2 1、 X_3 1、 X_2 1、 X_2 1、 X_3 1、 X_3 1、 X_2 1、 X_3 1、 X_3 1、 X_3 1、 X_3 1、 X_3 1、 X_4 3 、 X_4 4 X_4 4 X

【0069】図5は、本発明の第五の実施例を示す波形図である。この実施例もリセット期間を分割して隣接する表示スリットのリセット放電を異なるタイミングで行なうものであり、前述の第四の実施例の改良版であるといえるだろう。すなわち奇数フィールドの第一のリセット期間では、第四の実施例と同様に、奇数番目の走査電極Y1、Y3... Y2n-1を接地電位にすると共に、奇数番目の維持電極X1、X3... X2i-1に電極間の放電

開始電圧を越える正極性のパルスVs+Vwを印加す る。一方偶数番目の維持電極 X2 , X4 . . , X2i及び 走査電極 Y_2 , Y_4 . Y_{2n} には、共に正極性のパルス Vsを印加する。この結果、奇数番目の走査電極一維持 電極間 X₁ - Y₁ , X₃ - Y₃ . . , X_{2i-1} - Y_{2n-1}で のみリセット放電が生じ、他の電極間での放電の発生は 防止される。この場合、正極性のパルスVs+Vwは、 奇数番目の走査電極 Y_1 , Y_3 . . , Y_{2n-1} に印加する ことも可能である。続く第二のリセット期間では、偶数 番目の走査電極Y2 , Y4 . . Y2nを接地電位にすると 共に、偶数番目の維持電極 X2 , X4. . , X2iに正極 性のパルスVs+Vwが印加される。一方奇数番目の維 特電極 X_1 , X_3 .. X_{2i-1} 及び走査電極 Y_1 ,

31

Y3 . . , Y2n-1には、共に正極性のパルス V s を印加 する。この結果、偶数番目の走査電極-維持電極間X2 $-Y_2$, X_4 $-Y_4$. . , X_{2i} $-Y_{2n}$ でのみリセット放 電が生じ、他の電極間での放電の発生は防止される。こ の場合、正極性のパルスVs+Vwは、偶数番目の走査 電極 Y_2 , Y_4 ... Y_{2n} に印加することも可能である。

【0070】本実施例では、第一及び第二のリセット期 間をそれぞれ完全に独立した工程としているため、各期 間に印加されるパルスは時間的にも分離される。このた め本実施例では、自己消去放電は各期間終了時に個別に 生じることになる。なおアドレス電極Aiへは、他の実 施例と同様パルスVawを印加するが、このパルスは第 一及び第二のリセット期間に合わせて分離されたものと

【0071】一方偶数フィールドにおいても、表示スリ ットが変更されることを除いて奇数フィールドと同一で ある。図6は、本発明の第六の実施例を示す波形図であ る。本実施例もリセット期間を分割して隣接する表示ス リットにおけるリセット放電を異なるタイミングで行な うものであるが、隣接する表示スリットに異なるタイミ ングで同一のパルスを印加している点が特徴である。

【0072】すなわち奇数フィールドの第一のリセット 期間では、奇数番目の維持電極 X1, X3 . . X2i-1に 正極性のパルスVsを印加すると共に、走査電極Y1, Y_3 . . , Y_{2n-1} には負極性のパルスーVwを印加す る。この際隣接する表示スリットを構成する偶数番目の 維持電極X2, X4..., X2i及び走査電極Y2,

Y4. Y2nは、共に接地電位とする。この結果、奇数 番目の走査電極一維持電極間 X1 - Y1, X3 - Y_{3} .., $X_{2i-1}-Y_{2n-1}$ でのみリセット放電が生じ、 他の電極間での放電の発生は防止される。続く第二のリ セット期間では、偶数番目の維持電極X2 , X4 . . , X2iに正極性のパルスVsを印加すると共に、偶数番目 の走査電極 Y_2 , Y_4 . . Y_{2n} には負極性のパルス-Vwを印加する。この際隣接する表示スリットを構成する 奇数番目の維持電極 X₁ , X₃ . . X_{2i-1}及び走査電極 \mathbf{Y}_1 , \mathbf{Y}_3 . . , \mathbf{Y}_{2n-1} は、共に接地電位とする。この 50 し、アドレス期間の途中に第二のリセット期間を設ける

結果、偶数番目の走査電極-維持電極間 X2 - Y2, X $_4 - Y_4 \ldots$ $_1 X_{2i} - Y_{2n}$ でのみリセット放電が生じ、 他の電極間での放電の発生は防止される。

【0073】一方偶数フィールドの第一のリセット期間 では、偶数番目の走査電極Y2 , Y4 . . Y2nに負極性 のパルスーVwを印加すると共に、奇数番目の維持電極 X₁, X₃ . . X_{2i-1}に正極性のパルス V s を印加す る。この際隣接する表示スリットを構成する奇数番目の 走査電極Y1, Y3..., Y2n-1及び偶数番目の維持電 10 極X₂, X₄.., X_{2i}は、共に接地電位とする。この 結果、偶数番目の走査電極-奇数番目の維持電極間Y2 $-X_{3}$, Y_{4} $-X_{5}$. . , Y_{2n} $-X_{2i-1}$ でのみリセット 放電が生じ、他の電極間での放電の発生は防止される。 続く第二のリセット期間では、奇数番目の走査電極 Y_1 , Y_3 . . , Y_{2n-1} に負極性のパルスーVwを印加 すると共に、偶数番目の維持電極 X2, X4.., X2i には正極性のパルスVsを印加する。この際隣接する表 示スリットを構成する偶数番目の走査電極Y2,

Y4 . . Y_{2n}及び奇数番目の維持電極X₁ , X₃ . . X 20 2i-1は、共に接地電位とする。この結果、奇数番目の走 査電極-偶数番目の維持電極間Y1 - X2, Y3 - X_{4} .., $Y_{2n-1}-X_{2i}$ でのみリセット放電が生じ、他 の電極間での放電の発生は防止される。本実施例では、 各電極に印加されるパルスが何れも放電開始電圧未満の 電圧値をもつため、アドレス電極A;へのパルス印加は 不要となる。

【0074】ここで注目すべきは、各電極には奇数フィ ールド及び偶数フィールドの各リセット期間において、 同じパルスが印加されるということである。すなわちリ セット期間において、維持電極Xi に印加されるパルス は奇数フィールド及び偶数フィールドを通じてVsであ り、走査電極 Y_n に印加されるパルスは-V wだけであ る。このため本実施例では、各電極に印加するリセット パルスを、第一のリセット期間で印加するか第二のリセ ット期間で印加するかで、リセット放電を行なうスリッ トを選択できるのである。なお、維持電極Xi及び走査 電極Ynに印加するパルスをそれぞれ逆にすることも可 能である。すなわち例えば奇数フィールドの第一のリセ ット期間では、奇数番目の維持電極 X1, X3... X 40 2i-1に負極性のパルス -V wを印加すると共に、走査電 極 Y_1 , $Y_{3-\cdot}$, Y_{2n-1} には正極性のパルス V_s を印 加するのである。

【0075】図7は、本発明の第七の実施例を示す波形 図である。本実施例は基本的に第六の実施例の改良であ り、偶数フィールドにおいて第一のリセット期間でリセ ット放電を行なう表示スリットを、奇数番目の走査電極 - 偶数番目の維持電極間 Y₁-X₂ , Y₃-X₄ . . . , Y_{2n-1}-X_{2i}としたものである。しかしながら本実施例 では、第二のリセット期間を実施するタイミングを変更 方法を採用した。すなわち第一のリセット期間における リセット放電を、奇数番目の走査電極一維持電極間X₁ $-Y_1$, $X_3 - Y_3$.., $X_{2i-1} - Y_{2n-1}$ にて実施した のち、まず当該電極間 X_1-Y_1 , X_3-Y_3 . . , X2i-1-Y2n-1にて順次アドレス放電を実施する。その後 に第二のリセット期間におけるリセット放電を、偶数番 目の走査電極-維持電極間 X₂ - Y₂ , X₄ -

Y₄ . . , X_{2i}-Y_{2n}にて実施し、それから当該電極間 X_2 $-Y_2$, X_4 $-Y_4$. . , X_{2i} $-Y_{2n}$ \mathcal{COPF} 放電を順次実施するものである。この実施例は、隣接す る表示スリットにおいて、リセット期間だけでなくアド レス期間をも異なるタイミングで実施するものである。 偶数フィールドにおいても、奇数フィールドと同様にア ドレス期間が分離される。

【0076】なお、既に述べた第四の実施例を除く各実 施例も、アドレス期間を分離する本実施例の方法を採用 することが可能である。第一~第三の実施例は、各表示 スリットで同一のタイミングでリセット放電を行なうこ とを前提にして説明してきたが、各電極に印加するパル 方におけるリセット期間をアドレス期間の途中に設ける ことが可能である。第四の実施例は、第一のリセット期 間にて生じた壁電荷を第二のリセット期間で使用してい るため、二つのリセット期間を連続して実施する必要が ある。

【0077】ところで奇数フィールドから偶数フィール ドへ、又は偶数フィールドから奇数フィールドへと移行 した際、直前のサブフィールドでの放電終了時に残留し た壁電荷を完全に消去出来ない場合がある。例えば奇数 ると、奇数フィールドでは奇数番目の走査電極ー維持電 極間 $X_1 - Y_1$, $X_3 - Y_3$.., $X_{2i-1} - Y_{2n-1}$ 及び 偶数番目の走査電極-維持電極間 X₂ - Y₂ , X₄ - Y 4..., $X_{2i}-Y_{2n}$ にて放電が実施されていたわけであ る。従って残留壁電荷は、上記電極間の内寄りの領域に 残る傾向がある。そして偶数フィールドにおける最初の サブフィールドのリセット期間でリセット放電が実施さ れるが、このリセット放電は奇数番目の走査電極ー偶数 番目の維持電極間 $Y_1 - X_2$, $Y_3 - X_4$.., Y_{2n-1} -X2iと、偶数番目の走査電極-奇数番目の維持電極間 Y_2-X_3 , Y_4-X_5 . . , $Y_{2n}-X_{2i-1}$ にて実施さ れる。この場合、リセット放電は上記電極間の内よりの 領域で実施されるため、外よりの領域、すなわち直前の サブフィールドで放電を行なっていた電極間の内よりの 領域に残留する壁電荷は消去されにくい傾向がある。

【0078】このため本発明では、奇数フィールドから 偶数フィールドへ、又は偶数フィールドから奇数フィー ルドへと移行した際には、最初のサブフィールドに限 り、図13に記載した従来技術のように、当該フィール

ット放電を実施することが望ましい。例えば、奇数フィ ールド又は偶数フィールドの最初のサブフィールドにお いて、全ての走査電極Yn を接地電位にした状態で全て の維持電極Xiに電極間の放電開始電圧を越えるパルス Vs+Vwを印加すればよい。

【0079】図8は本発明のX側ドライバを示す回路図 であり、3はX共通ドライバ、33はX正書込回路、3 4はX負書込回路A、35はX負書込回路Bである。X 共通ドライバは、実際には奇数番目の電極X。に接続さ れるX共通ドライバAと、偶数番目の電極Xeに接続さ れるX共通ドライバBとが用意される。そしてX正書込 回路、X負書込回路A、X負書込回路Bのうち、第一の 実施例では偶数番目の電極X。に接続する場合にX負費 込回路Aが、第二の実施例では奇数番目の電極X。に接 続する場合にX正書込回路が、偶数番目の電極Xe に接 続する場合にX負書込回路Aが、第三の実施例では奇数 番目の電極X。に接続する場合にX負售込回路A及びX 負書込回路Bが、第四及び第五の実施例では全ての電極 に接続するドライバにおいてX正書込回路が採用され スを変更することなく、隣接する表示スリットの内の一 20 る。第一の実施例における奇数番目の電極X。に接続す る場合、第三の実施例における偶数番目の電極Xeに接 続する場合、また第六及び第七の実施例では、X正書込 回路、X負書込回路A、X負書込回路Bのいずれも不要

【0080】X共通ドライバは、電位Vsの電源配線と 接地配線との間にスイッチ素子SW1とスイッチ素子S W2とが直列に接続され、スイッチ素子SW1にはダイ オードD2が、スイッチ素子SW2にはダイオードD3 が並列に接続されている。スイッチ素子SW1と電位V フィールドから偶数フィールドへと移行する場合を考え 30 sとの間には、電位Vs側がアノードとなるようにダイ オードD1が接続されている。スイッチ素子SW3の一 端はダイオードD19のアノードに接続されており、ス イッチ素子SW4の一端はダイオードD20のカソード に接続されている。ダイオードD19のカソードとダイ オードD20のアノードとは共通に接続され、スイッチ 素子SW3及びスイッチ素子SW4の他端にはそれぞれ 電位Vxの電源配線が接続されている。スイッチ素子S W3にはダイオードD4が、スイッチ素子SW4にはダ イオードD5が並列に接続されている。共通に接続され 40 たダイオードD19のカソードとダイオードD20のア ノードは、スイッチ素子SW1及びスイッチ素子SW2 の接続点に接続されてX共通ドライバ3の出力となって いる。

【0081】X正書込回路は、電位Vwの電源配線と接 地配線との間にスイッチ素子SW5とスイッチ素子SW 6とが直列に接続され、スイッチ素子SW5にはダイオ ードD6が、スイッチ素子SW6にはダイオードD7が 並列に接続されている。スイッチ素子SW5とスイッチ 素子SW6との接続点にはキャパシタC1の一端が接続 ドにおける非表示スリットを含む全ての電極間にてリセ 50 されており、他端はX共通ドライバ3の、スイッチ素子

36

SW1とダイオードD1との接続点に接続されている。 【0082】X負書込回路Aは、スイッチ素子SW7の 一端がX共通ドライバの出力に接続され、他端がダイオ ードD21のアノードに接続されている。またスイッチ 業子SW8の一端が-V∞の電源配線に接続され、他端 がダイオードD21のカソードに接続されている。スイ ッチ素子SW7にはダイオードD8が並列に接続され、 スイッチ素子SW8にはダイオードD9が並列に接続さ れている。

【0083】X負書込回路Bは、X負書込回路Aにおけ るスイッチ素子SW7及びダイオードD21の接続点 と、一Vywの電源配線との間に接続された、スイッチ 素子SW9と、スイッチング素子SW9に並列に接続さ れたダイオードD10とから構成されている。X負書込 回路AとX負書込回路Bとの接続点が、X側ドライバの 出力端子となり、奇数番目の維持電極X。又は偶数番目 の維持電極X。に接続される。ただしX負書込回路Aが 採用されない場合は、X共通ドライバ3の出力が、X側 ドライバの出力端子となる。

【0084】リセット期間においては、SW1、SW 8、SW9を適宜オンさせ、電位Vs、-Vw、-Vy wを発生させる。なおVs+Vwを発生させる場合は、 SW5をオンさせることにより、キャパシタC1の一端 に印加されている電位 V s に電位 V w を上乗せする形で 発生させる。またX負書込回路Aは、スイッチ素子SW 7によって、X共通ドライバ3と電位-Vwとを分離さ せている。これはスイッチング素子SW8がオンする際 に、ダイオードD3及びスイッチング素子SW8を介し て接地電位から-Vwの電源配線へと貫通電流が流れる ことを防止するためである。X負責込回路Aが動作する 際にはスイッチ素子SW7をオフさせることで、上記貫 通電流を防止することが可能である。

【0085】アドレス期間においては、表示スリットを 選択するためのパルスVxを、スイッチ素子SW3及び SW4を介して発生させる。ここで電位Vxの供給に2 つのスイッチ素子SW3、4を用いているのは、一方だ けであると、アドレス電極AiへのアドレスパルスVa の印加に伴い、電極間静電容量を介して維持電極Xiの 電位が変動してしまうことが分かったからである。電源 配線Vxに接続した2つのスイッチング素子SW3、4 の接続点から出力を取り出すことにより、維持電極Xi の電位の変動を防止することができる。

【0086】サスティン期間においては、スイッチ素子 SW1を適宜オンすることにより、維持放電パルスVs を発生する。なお本実施例では、各スイッチ素子とし て、大電力を供給可能なパワーFETであるDーFET を使用している。(X側ドライバのみモデル図にて図 示) D-FETは基本的にソース、ドレインが固定であ るため電流を一方向にしか流さないが、同時に図示の逆 方向の寄生ダイオードを有しているため、D-FETの 50 W18とが直列に接続されており、スイッチ素子SW1

使用によって各素子に並列に接続するダイオードを省略 することができる。

【0087】図9は、本発明のY側ドライバを示す回路 図であり、4はYスキャンドライバ、5はY共通ドライ パ、53はY正書込回路、54はY負書込回路A、55 はY負書込回路Bである。Y共通ドライバは、実際には 奇数番目の電極Y。に接続されるY共通ドライバAと、 偶数番目の電極Ye に接続されるY共通ドライバBとが 用意される。Yスキャンドライバは、各走査電極Yiに 10 個別に接続され、各電極を個別に駆動するものであり、 Y共通ドライバは、奇数番目の各走査電極Yoに接続す るYスキャンドライバ又は偶数番目の各走査電極Y。に 接続するYスキャンドライバに共通に接続され、奇数番 目の走査電極Y。又は偶数番目の走査電極Y。を駆動す るものである。そしてY正書込回路、Y負書込回路A、 Y負書込回路のうち、第一、第六、第七の実施例では全 ての電極に接続するドライバにY負書込回路Aが、第二 の実施例では奇数の電極Y。に接続する場合にY正書込 回路が、偶数の電極Y。に接続する場合にY負書込回路 20 Aが、第三の実施例では奇数の電極Y。に接続する場合 にY負書込回路Aが、偶数の電極Ye に接続する場合に Y負書込回路Bが、第四の実施例では全ての電極に接続 するドライバにY正書込回路が採用される。第五の実施 例では、Y正書込回路、Y負書込回路A、Y負書込回路 のいずれも不要である。

【0088】Y共通ドライバは、スイッチ素子SW10 の一端が接地配線に接続され、他端が一方ではダイオー ドD11のアノードからカソードを通って電位Vsの電 源配線に接続され、他方ではダイオードD12のカソー ドからアノードを通って配線FVHに接続されている。 配線FVHは、ダイオードD13のカソードからアノー ドを通りスイッチ素子SW11を介して電位ーVscの 電源配線に接続されている。またダイオードD14のア ノードが電位Vsの電源配線に接続され、カソードはス イッチ素子SW12の一端に接続されている。スイッチ 素子SW12の他端は、一方ではダイオードD15のカ ソードからアノードを通って接地配線に接続され、他方 ではスイッチ素子SW13を介して配線FLGに接続さ れている。配線FLGは、スイッチ素子SW14を介し 40 て電位-Vyの電源配線に接続されている。

【0089】Yスキャンドライパは、ダイオードD16 のアノード、ダイオードD17のカソード、スイッチ素 子SW15の一端及びスイッチ素子SW16の一端が共 に対応する走査電極Yi に接続され、ダイオードD16 のカソード及びスイッチ素子SW15の他端が配線FV Hに接続され、ダイオードD17のアノード及びスイッ チ素子SW16の他端が配線FLGに接続されている。 【0090】Y正書込回路は、電位Vwの電源配線と接 地配線との間にスイッチ素子SW17とスイッチ素子S

7とスイッチ素子SW18との接続点にはキャパシタC 2の一端が接続されている。キャパシタC2の他端は、 Y共通ドライバにおけるダイオードD14のカソードに 接続されている。

【0091】Y負書込回路Aは、電位-Vwの電源配線 にスイッチ素子SW19を介してカソードが接続された ダイオードD18を有しており、ダイオードD18のア ノードは、Y共通ドライバの配線FVHに接続されてい る。Y負書込回路Bは、電位-Vywの電源配線に一端 が接続されたスイッチ素子SW20を有しており、スイ 10 【図面の簡単な説明】 ッチ素子SW20の他端はY共通ドライバの配線FVH に接続されている。

【0092】リセット期間においては、スイッチ素子S W19又はSW20を適宜オンすることによってダイオ ードD16を介して電源配線-Vw又は-Vywに電流 が流れ込み、奇数番目の電極Y。又は偶数番目の電極Y e を電位-Vw又は-Vywとすることができる。電位 Vsを供給する際には、スイッチ素子SW12及びSW 13をオンとすることで、ダイオードD14及びダイオ ードD17を介して電位Vsを供給することができる。 また電位Vs+Vwを供給する際には、スイッチ素子S W17をオンすることにより、キャパシタC2に印加さ れている電位Vsに電位Vwが上乗せされる形でVs+ Vwが生成され、ダイオードD17を介して奇数番目の 電極Y。又は偶数番目の電極Y。に供給する。

【0093】アドレス期間においては、スイッチ素子S W11とSW14をオンにし、その他のスイッチ素子を オフにすることにより、非選択電位であるーVscと選 択電位である-Vyとが走査電極Yi に印加される。こ の際スイッチ素子SW13をオフにすることにより、ダ 30 イオードD15を通って電位-Vyの電源配線へ電流が 流れ込むのを阻止している。この状態で、スイッチ素子 SW16をオンにすることによりスキャンパルス用の電 位一Vyが走査電極Yiに印加され、スイッチ素子SW 15をオンにすることにより非選択電位である-Vsc が走査電極Yiに印加される。この動作は、奇数番目の 走査電極Y。及び偶数番目の走査電極Yeごとに順次行 われる。

【0094】正電位の走査電極Yi を0Vに低下させる 場合には、スイッチ素子SW10をオンにし、その他の 40 33 X正書込回路 スイッチ素子をオフにする。これにより、走査電極Yi からダイオードD16、D12及びスイッチ案子SW1 0を通って、走査電極 Y_i を0Vにするための電流が流 れる。負電位の走査電極Yi をOVに上昇させる場合に は、スイッチ素子SW13をオンにし、その他のスイッ チ素子をオフにする。これにより、ダイオードD15か らスイッチ素子SW13及びダイオードD17を通っ て、走査電極Yi をOVにするための電流が流れる。

【0095】サスティン期間においては、スイッチ案子

SW12及びSW13をオンにし、その他のスイッチ素 子をオフにすることにより、ダイオードD14、スイッ チ素子SW12、SW13及びダイオードD17を通っ て走査電極Y; に電位Vsが印加される。

[0096]

【発明の効果】本発明によれば、インターレース方式の プラズマディスプレイパネルにおいて、コントラスト低 下させることなく各表示スリットでの確実なリセット放 電の実施が可能となる。

【図1】本発明の第一の実施例を示す波形図である。

【図2】本発明の第二の実施例を示す波形図である。

【図3】本発明の第三の実施例を示す波形図である。

【図4】本発明の第四の実施例を示す波形図である。

【図5】本発明の第五の実施例を示す波形図である。

【図6】本発明の第六の実施例を示す波形図である。

【図7】本発明の第七の実施例を示す波形図である。

【図8】本発明のX側ドライバを示す回路図である。

【図9】本発明のY側ドライバを示す回路図である。

20 【図10】インターレース方式のプラズマディスプレイ パネルを示す平面図である。

【図11】インターレース方式のプラズマディスプレイ パネルを示す断面図である。

【図12】インターレース方式のフレームの構成を示す 図である。


【図13】従来のインターレース駆動を示す波形図であ

【符号の説明】

- 1 パネル
- 11 背面ガラス基板
- 12,17 誘電体層
- 13 放電空間
- 14 前面ガラス基板
- 15 透明電極
- 16 バス電極
- 2. 障壁
- 3 X共通ドライバ
- 31 X共通ドライバA
- 32 X共通ドライバB
- - 34 X負書込回路A
 - 35 X負書込回路B
 - 4 Yスキャンドライバ
 - 5. Y共通ドライバ
 - 51 Y共通ドライバA
 - 52 Y共通ドライバB
 - 53 Y正書込回路
 - 54 Y負書込回路A
 - 55 Y負書込回路B


【図1-1】

第一の実施例を示す波形図




【図1-2】

第一の実施例を示す波形図




【図8】

本発明のX側ドライバを示す回路図




【図2-1】

第二の実施例を示す波形図




【図2-2】


第二の実施例を示す波形図



【図3-1】 第三の実施例を示す波形図




【図3-2】




【図4-1】

第四の実施例を示す波形図




【図4-2】




【図5-1】

第五の実施例を示す波形図




【図5-2】

第五の実施例を示す液形図




【図 6 - 1】 第六の実施例を示す波形図




【図6-2】

第六の実施例を示す波形図




【図7-1】

第七の実施例を示す波形図




【図7-2】

第七の実施例を示す波形図





【図9】

本発明の丫側ドライバを示す回路図




【図10】






【図 1 1】
インターレース方式のプラズマディスプレイパネルを示す所面図




【図12】
インターレース方式のフレームの構成を示す図




R/A: リセット及びアドレス期間 S: サスティン期間

【図13-1】 従来のインターレース取動を示す波形図



【図13-2】

従来のインターレース駆動を示す機形図



【手続補正書】

【提出日】平成9年3月21日

【手続補正1】

【補正対象書類名】図面

【補正対象項目名】全図 【補正方法】変更


【補正内容】

【図1a】

第一の実施例を示す波形 図

【図1b】

第一の実施例を示す波形図




【図2a】

第二の実施例を示す波 形 図


[図3a]

第三の実施例を示す波形図




【図4 a 】

第四の実施例を示す波形図




[図2b]

第二の実施例を示す波形図




[図3b]

第三の実施例を示す波形図




[図4b]

第四の実施例を示す波形図




【図5a】

第五の実施針を示す波形 図




【図5b】

第五の実施例を示す表形 図




[図6a]

第六の実施例を示す波形 🖾




[図8]


本発明のX側ドライバを示す回路図



【図9】 本発明の丫側ドライバを示す回 路図




【図6b】




【図7a】

第七の実施例を示す液形図




【図7b】

第七の実施例を示す波形 図




【図10】

イン ターレース 方式 の プラ ズマディスプレイパネルを 示す 平面 図




【図11】

イソターレース方 式のプラズマディスプレイパネルを 示す断面囚




インターレース 方 式の フレームの構成を示す 圀

【図12】



【図13a】

従来のインターレース駆動を示す波形図



従来の1ン9-レース 駆動を示す**ま形**図

【図13b】

